[发明专利]一种低电压二极管及其制造方法

说明书

技术领域

本发明涉及低电压二极管器件。更具体地，本发明涉及一种优化工艺的低电压二极管及其制造方法。

背景技术

目前低电压二极管芯片生产工艺中，普遍采用固定电阻率的硅基片，如：P⁺、P⁺⁺、N⁺或N⁺⁺衬底硅基片。生产工艺的主要步骤包括，在选定衬底硅基片上生长特定厚度、电阻率及掺杂类型的外延层，例如：在P⁺⁺衬底硅基片上生长10μm的P⁺外延层；在所述外延层中掺杂一定剂量的相反导电型的杂质以形成PN结势垒；以及在引线孔上覆盖金属电极层形成欧姆接触作为引出电极。这样的工艺主要存在两点不足，其一，常规工艺低电压二极管的PN结扩散深度较浅，其抗静电性能及泄放浪涌电流能力较弱，限制了低电压二极管的适用范围。其二，如前所述，低电压二极管的结扩散深度较浅，形成在外延层一侧的金属电极层在形成欧姆接触时易造成PN结结面损伤，损伤严重时甚至可导致芯片的早期失效。以常用的金属铝作为金属电极材料为例，在外延层上形成铝金属层后，为保证金属铝与掺杂外延层形成良好的欧姆接触，需要对得到的结构进行退火以使铝与硅共融。因为硅在铝中有一定的溶解度，退火过程容易引起铝向硅中“楔进”引发铝尖楔现象。在二极管的结扩散深度较浅的情况下，所形成的铝尖楔有可能刺穿PN结结面，导致二极管齐纳击穿漏电流偏大，影响成品率，并有可能导致可靠性下降。为了弥补以上两点不足，本领域技术人员采用在外延层上生长例如Ti-W，Ni-Cr金属阻挡层的方法保护浅PN结或采用在外延层上LPCVD生长多晶硅的工艺方法增加结深，这样通过在外延层和金属电极层之间增加夹层保护层来防止由于外延层一侧的金属电极层形成欧姆接触时损伤PN结结面带来的漏电和击穿不良等影响。夹层保护层的引入很好地解决了上述导致器件性能下降的问题，但却使得二极管制作工艺流程复杂化，图4A-4S为现有技术制备具有夹层保护层的低电压二极管的方法流程示意图。

在该方法中，为了形成夹层保护层6，增加了一次薄膜生长，图形化及选择性去除薄膜的工艺步骤，如图4G-4K所示。尤其是为了选择性去除部分夹层保护层6，不得不采用旋涂光刻胶10（图4H），对旋涂的光刻胶层软烘、曝光、显影、硬烘得到光刻胶图形（图4I）、以图形化光刻胶为掩膜对夹层保护层进行湿法腐蚀/干法刻蚀（图4J）和干法剥胶（图4K）等工艺步骤得到图形化的夹层保护层。多个工艺步骤的引入增加了产品中形成缺陷的可能性，而缺陷一旦发生，则增加了芯片报废的可能性。此外，工艺步骤的增加无疑增加了生产的成本，降低了效率，浪费了资源。进一步，在采用上述工艺得到的二极管中，夹层保护层和其上的电极层以不同的光刻工艺形成，二者的外边界很难完全一致，见图4P。这种缺陷可能会导致二极管的性能不良。

因此，需要一种既能提高低电压二极管性能又易于大规模生产的低电压二极管制作方法。

发明内容

本发明的目的在于，提供一种二极管的制造方法，该方法包括以下步骤：

在第一导电类型的外延层上形成具有开口的绝缘层；

以所述绝缘层作为掩膜，在所述外延层中形成第二导电类型的高浓度掺杂区以与所述外延层形成PN结，所述第二导电类型与所述第一导电类型相反；

在所得到结构的表面上淀积夹层保护层；

在所述夹层保护层上淀积金属层；

刻蚀所述金属层得到所述二极管的一电极层；

选择具有高选择比的刻蚀剂，以所述电极层作为掩膜对所述夹层保护层进行选择性刻蚀，以使刻蚀得到的所述夹层保护层具有与所述电极层相同的外边界。

优选地，在所得到的结构的所述电极层的对侧上形成对向电极层。

优选地，在以电极层作为掩膜对夹层保护层进行选择性刻蚀的步骤后，该方法进一步包括，对所得到的结构进行合金化处理，以形成欧姆接触。

优选地，所述淀积夹层保护层的步骤为通过蒸发或溅射淀积阻挡金属层的步骤。

优选地，所述金属层为铝层，所述夹层保护层为镍铬阻挡金属层。

优选地，所述选择性刻蚀的刻蚀剂为浓硝酸和硝酸铈氨的混合溶液。

优选地，所述淀积夹层保护层的步骤进一步包括：

通过低压化学气相淀积淀积多晶硅层；

通过离子注入或扩散在所述多晶硅层中掺杂第二导电类型的杂质。

优选地，所述选择性刻蚀的刻蚀剂为SF₆和He的混合气体。