[发明专利]芯片内部压降测量装置及测量方法

说明书

技术领域

本发明涉及一种利用压控振荡器测量芯片内部压降的装置和其测量方法，尤其是利用压控振荡器的可配置压控振荡器级数的特点和可调时间窗口控制模块的可配置计数时间窗口的特点，可测量不同工作环境下的芯片内部的压降。

背景技术

首先介绍几个术语名词。

电源地传输网络：电源地传输网络是从版级源头（power regulator）到芯片内部负载（晶体管）的通路，包括印刷电路板上的电源地传输线，耦合电容，芯片封装的电源地焊球，芯片内部的电源地管脚、电源地金属网络。

压压降：当芯片工作时，有从版级电源发生器到芯片内部晶体管的电源通路，有电流从电源地传输网络流过，由欧姆定律可知，源头到晶体管会有一个电压差，压差为流过传输网络的电流乘以传输网络的电阻。这个压差就是芯片的压降。

静静态压降：当芯片通电，但不工作时，芯片内部电流为晶体管的漏电，此时通过传输网络的电流恒定，这个电流产生的压降为芯片的静态压降。

动动态压降：当芯片工作时，对于运行不同的程序会产生不同的晶体管翻转，会产生大小不一随时间变化的电流，这个电流产生的压降为芯片的动态压降，此时压降为随时间变化的动态值，一般关注动态压降的最大值。

平平均压降：对芯片运行某一程序，或行为时，对芯片的动态压降连续测量并取平均值，这就是芯片的平均压降。

芯片热点芯片热点：当芯片运行时，因为功耗分布不均匀和供电分布不均匀，造成芯片内部某一区域功耗，压降为全芯片最高，这个区域叫热点hotspot，这个区域也是影响全芯片性能的关键区域。

众所周知，芯片的工作状态受很多因素影响，其中一个重要的影响就是芯片的工作电压。晶体管在芯片设计时，按照一个特定的工作电压进行分析，模拟，仿真。而由于芯片压降的存在，会严重影响芯片的频率：静态压降会拉低芯片的正常工作电压，而晶体管的翻转速度又和电压相关，即静态压降会降低芯片的最高频率，影响芯片性能；动态压降会让芯片的工作电压产生波动，这种波动不光会影响芯片的最高频率，还可能会影响芯片的正确性。所以芯片设计者要在芯片设计过程中估算芯片压降带来的影响，并在设计中加入余量，弥补压降带来的后果。

现代芯片制造工艺进入深亚微米时代后，芯片的频率越来越高，芯片的面积越来越小，芯片的工作电压越来越低，带来了芯片的功耗密度（芯片功耗与面积的比值）越来越大，芯片内部线宽越来越窄。现代芯片有越来越多电源管理技术如：多电压域技术，动态调频调压技术，电源关断技术等，这些技术在工作时都会对电源地供电产生影响，有些还会产生强烈波动，如打开或关断某一电压域时对旁边电压域的冲击。而工作电压的降低并没有同步的降低芯片的功耗，反而芯片的功耗有所上升，芯片内部线宽变窄带来电源传输网络的电阻增加，这些共同带来的效果就是芯片内部压降增加。由于芯片内部压降的存在，会严重影响芯片的频率：静态压降会拉低芯片的正常工作电压，而晶体管的翻转速度又和电压相关，即静态压降会降低芯片的最高频率，影响芯片性能；动态压降会让芯片的工作电压产生波动，这种波动不光会影响芯片的最高频率，还可能会影响芯片的正确性。

为了避免芯片内部压降带来的一系列后果，设计人员在芯片设计之中就会尝试分析，模拟电源电压波动带来的影响，并加入一定余量，但由于芯片程序行为十分复杂，设计人员很难仿真所有芯片工作情况，只能对芯片静态功耗，平均功耗，或某些程序行为下的动态功耗进行分析，造成的后果就是有可能设计加入过多余量加重芯片设计的负担，或者加入的余量不够导致芯片生产出来未能满足设计要求。而芯片生产以后由于生产过程中的工艺波动可能造成不同芯片有着不同的芯片内部压降，或不同芯片有不同的对压降的敏感程度。这些都对芯片内部压降测量提出了需求。

如果有了芯片内部压降测量手段，可以对芯片设计者做出设计指导，可以对压降分析过程做出一致性分析，可以成为芯片检测的一种手段，对芯片品质，最高频率提供指导，对现代电源管理技术对芯片的影响做出分析，对生产工艺做出调整。

现有的测量芯片内部压降方法有如下三种：

1）通过pad引出片内电源地直接测量，这种测量方式比较直接，但会占用紧张的pad资源，所以不能提供多个测量点进行测量，而且引脚本身就会带来一定压降，对测量压降的绝对值精度产生影响；

2）通过模拟电路，把芯片内部的压降转化成模拟或数字信号输出；

3）通过数字电路，把芯片内部压降转化成数字信号输出。