[发明专利]一种细间距POP式封装结构和封装方法

说明书

技术领域

本发明涉及集成电路封装领域，具体地，是一种叠层封装技术（POP）中形成细间距封装结构和封装方法。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。

芯片的堆叠是提高电子封装高密化的主要途径之一，作为目前封装高密集成的主要方式，POP(package on package，叠层封装)得到越来越多的重视。一个典型的两层POP设计如图1所示，下封装体13通过焊球12的回流过程焊接到上封装体11的下面，更多层的POP设计可以重复如上过程。为了避免下封装体上的芯片和上封装体产生干扰，下封装体13周边的焊球12直径一般设计为大于芯片的高度，但是如此设计就增加了焊球12及其间距的尺寸，这与封装技术的高密集成要求相背。

因此在美国专利号：US7671457的专利文献中记载了使用TMV(Through Mold Via，灌封通孔)技术来实现细间距POP封装工艺。如图2所示，该封装结构包括上封装体11’、下封装体12’，以及位于上下封装体之间的塑封胶13’。TMV技术是通过在塑封胶13’上进行激光打孔，制作出贯穿塑封胶13’的细孔30’，然后在细孔30’中进行金属填充，实现上下封装体的电连接。然而TMV技术的不足之处在于要用激光对塑封完的产品做破坏性打孔，相关步骤较多，包括塑封、打孔、灌焊料、贴合等，实现过程较复杂。

因此，有必要提出一种新的细间距POP封装工艺，以解决现有技术中实现过程过去复杂的问题。

发明内容

有鉴于此，本发明的目的在于提出一种细间距POP式封装结构和封装方法，该封装结构和封装方法具有结构简单、易于制作的特点。

根据本发明的目的提出的一种细间距POP式封装结构，包括上下两个互连的封装体，上、下封装体之间有电互通，所述上封装体的基板为上基板、下封装体的基板为下基板，所述上基板和下基板中的至少一块上开设有凹槽，该凹槽对应下基板的芯片封装区，一个或多个芯片以倒装方式贴装于该下基板的芯片封装区内，并与下基板形成电互通，在凹槽以外的区域对应上、下封装体的互连区，该互连区上设有若干焊球，上基板与下基板之间通过所述焊球形成互连，该互连形成至少一个电连接，上基板与下基板的间隙内还设有填充物。

优选的，所述凹槽开设在下基板的上表面，所述一个或多个芯片以倒装方式贴装于该凹槽中。

优选的，所述凹槽开设在上基板底面，所述一个或多个芯片封装在下基板上表面对应所述凹槽的下方。

优选的，所述上基板底面和下基板上表面同时开设凹槽，所述下基板的一个或多个芯片被封装在该两个凹槽的相对空间内。

优选的，所述上基板上设有一个或多个芯片，当多个芯片时，所述多个芯片以并排或叠层的方式封装在所述上基板的上表面。

优选的，所述上封装体的上方还设有一个或多个封装体。

优选的，所述下封装体的下方与另一个或多个封装体互连，或者与一块PCB互连，并至少形成一个电连接。

优选的，所述填充物为环氧助焊剂。

同时本发明还提出了一种细间距POP式封装方法，包括上封装体的制作工艺、下封装体的制作工艺以及上、下封装的互连工艺，

所述下封装体的制作工艺或者上封装体的制作工艺中包括在下基板或者上基板上开设凹槽的步骤，所述凹槽对应在下基板的芯片安装区，所述上封装体的制作工艺中还包括在上基板上植入细间距焊球的步骤，所述细间距焊球对应在所述凹槽之外的区域。

优选的，还包括在下封装体底面互连另一个或多个封装体，或者互连一块PCB板的步骤，或者在上封装体的上表面互连另一个或多个封装体的步骤。

本发明的细间距POP式封装结构，通过在上下基板上开设凹槽，将下基板的芯片封装在凹槽对应的区域内，使得上下基板之间的间距被大大缩短，如此一来，能够使得原本需要大于芯片封装厚度的焊球尺寸被缩减，从而大大减少该焊球间的间距。与现有技术相比，本发明的技术方案结构简单，易于制作，且由于避免了破坏性打孔，使得产品的品质得到提升。

附图说明