[发明专利]细间距POP式封装结构和封装方法

说明书

技术领域

本发明涉及集成电路封装领域，具体地，是一种叠层封装技术（POP）中形成细间距封装结构和封装方法。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，互连密度不断提高。同时用户对高性能低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。

芯片的堆叠是提高电子封装高密化的主要途径之一，作为目前封装高密集成的主要方式，POP(package on package，叠层封装)得到越来越多的重视。一个典型的两层POP设计如图1所示，下封装体13通过焊球12的回流过程焊接到上封装体11的下面，更多层的POP设计可以重复如上过程。为了避免下封装体上的芯片和上封装体产生干扰，下封装体13周边的焊球12直径一般设计为大于芯片的高度，但是如此设计就增加了焊球12及其间距的尺寸，这与封装技术的高密集成要求相背。

因此在美国专利号：US7671457的专利文献中记载了使用TMV(Through Mold Via，灌封通孔)技术来实现细间距POP封装工艺。如图2所示，该封装结构包括上封装体11’、下封装体12’，以及位于上下封装体之间的塑封胶13’。TMV技术是通过在塑封胶13’上进行激光打孔，制作出贯穿塑封胶13’的细孔30’，然后在细孔30’中进行金属填充，实现上下封装体的电连接。然而TMV技术的不足之处在于要用激光对塑封完的产品做破坏性打孔，相关步骤较多，包括塑封、打孔、灌焊料、贴合等，实现过程较复杂。

因此，有必要提出一种新的细间距POP封装工艺，以解决现有技术中实现过程过去复杂的问题。

发明内容

有鉴于此，本发明的目的在于提出一种细间距POP式封装结构和封装方法，该封装结构和封装方法具有结构简单、易于制作的特点。

根据本发明的目的提出的一种细间距POP式封装结构，包括上下两个互连的封装体，上、下封装体之间有电互通，所述上封装体的基板为上基板、下封装体的基板为下基板，所述下基板的上表面上定义了一个用来安装芯片的芯片封装区和用来与上封装体进行电互连的焊接区，芯片封装区被设置在焊接区以外的不同区域，所述下基板焊接区上植入了若干焊料球，所述焊料球及焊料球区域内的下基板上表面被塑封胶预塑封，所述芯片封装区没有被塑封，所述焊料球的顶部露出在所述塑封胶之外，用于与上封装体的互连，一个或多个芯片以倒装方式贴装于下基板的芯片封装区内，并与下基板形成电互通，上基板与下基板的间隙内设有填充物，上基板与下基板之间通过设置于上基板底面的焊球和所述焊料球的对接形成互连，该互连形成至少一个电连接。

优选的，所述上基板、下基板中的至少一块上设有凹槽，所述下基板的芯片以倒装方式贴装于该凹槽对应的位置中。

优选的，所述填充物为环氧助焊剂。

优选的，所述上基板上设有一个或多个芯片，当多个芯片时，所述多个芯片以并排或叠层的方式封装在所述上基板的上表面。

优选的，所述上封装体的上方还设有一个或多个封装体。

优选的，所述下封装体的下方与另一个或多个封装体互连，或者与一块PCB互连，并至少形成一个电连接。

优选的，所述焊料球的间距与所述上基板底面的焊球间距对应。

同时本发明还提出了一种细间距POP式封装方法，包括上封装体的制作工艺、下封装体的制作工艺以及上、下封装的互连工艺，

所述下封装体制作工艺包括步骤：

在下基板上的焊接区植入焊料球；

对焊料球进行预塑封，使得焊料球的顶部露出于塑封胶层，并保留下基板芯片封装区不被塑封胶覆盖；

以倒装方式将一个或多个芯片贴装在下基板的芯片封装区，芯片底部填充底充胶；

在下基板上表面涂覆填充物，该填充物比如是环氧助焊剂或其它柔质胶体。

优选的，所述上封装体的制作工艺包括步骤：

在上基板上表面封装一个或多个芯片；

在上基板的底面植入多个细间距焊球，这些焊球的位置对应在下基板的焊料球上方。

优选的，还包括在下基板或者上基板或者上、下基板上制作凹槽的步骤，然后将下基板的芯片封装在所述凹槽对应的位置中。