[发明专利]体接触部分耗尽绝缘体上硅晶体管

说明书

技术领域

本公开的实施例一般涉及电路领域，更具体地，涉及体接触部分耗尽绝缘体上硅晶体管。

背景技术

部分耗尽绝缘体上硅（PDSOI）晶体管是对于低功率射频（RF）开关装置的最佳选择，尤其是在价格、性能和功耗是关键要素的移动应用中。然而，PDSOI晶体管在处理较大信号时受到挑战。具体地，PDSOI开关的大信号性能受PDSOI晶体管的体的准中性区域中的电荷累积影响。电荷累积会导致热载流子累积、过度的栅极感应漏极泄露（GIDL）、负跨导、栅极控制的损耗、迟滞等等。这些问题通常可被称为浮置体效应（FBE）。

在n沟道金属氧化物半导体场效应晶体管（NMOS）器件中，用于抑制与FBE有关的热载流子累积的最常用方式是创建用于累积电荷的放电路径。负DC电压被施加到NMOS的栅极，以关断该NMOS同时体被保持浮置。因此，为了释放累积电荷并且关断跨越NMOS而形成的寄生双极结型晶体管（BJT），需要将负DC电压传送到体。

开发了一些技术来执行该任务。这些技术包括使用二极管或连接有二极管的FET将体连接到栅极，甚至使用大电阻器（称为“电阻性体接点”）施加等于栅电压的负DC电压。尽管这些技术可释放热电荷，关断寄生BJT，并且有助于抑制由被关断的FET生成的谐波，但是它们也可能在其它方面不利地影响该器件的操作。

例如，连接有二极管的FET可传送施加于栅极的负DC电压加上DC阈值电压Vth（对应于器件阈值电压）。这可能损害电荷释放机制的效率。

对于另一示例，电阻性体接点可能能够将适当的负DC电压施加到器件的体；然而，该电阻器可能与插入损耗过大以及关于互调失真（IMD）和二次谐波的性能下降相关联。

附图说明

在附图的图示中作为示例而非作为限制示出了实施例，在附图中，相同的附图标记表示类似的元件，并且其中：

图1示出了根据各个实施例的开关电路。

图2示出了根据各个实施例的切换操作的流程图。

图3是根据各个实施例的示例性无线通信装置的框图。

具体实施方式

将使用本领域技术人员通常用来向本领域其他技术人员传达其工作实质的术语来描述说明性实施例的各个方面。然而，对本领域技术人员来说明显的是，可仅利用所描述的方面中的一些方面来实践替选实施例。为了说明的目的，阐述了特定装置和配置以提供对说明性实施例的透彻理解。然而，对本领域技术人员来说明显的是，可在没有具体细节的情况下来实践替选实施例。在其它示例中，省略或简化了公知的特征以便不会使得说明性实施例难以理解。

此外，各种操作将以对理解本公开最有帮助的方式进而被描述为多个离散操作；然而，描述的顺序不应被解释为暗示这些操作必须是依赖于顺序的。特别地，这些操作不需要按介绍的顺序来执行。

反复地使用了短语“在一个实施例中”。该短语一般不是指的是同一实施例；然而，其可以指同一实施例。术语“包括”、“具有”和“包含”是同义的，除非上下文另外规定。

在为可结合各个实施例使用的语言提供一些澄清性上下文时，短语“A/B”和“A和/或B”表示（A）、（B）或（A和B）；并且短语“A、B和/或C”表示（A）、（B）、（C）、（A和B）、（A和C）、（B和C）或（A、B和C）。

可在本文中使用术语“与……耦合”连同其衍生词。“耦合”可以是指下文中的一个或多个。“耦合”可以是指两个或更多个元件直接物理接触或电接触。然而，“耦合”还可以是指两个或更多个元件彼此间接接触，但是仍彼此配合或交互，并且可以是指一个或多个其它元件耦合或连接在被描述为彼此耦合的元件之间。

图1示出了根据各个实施例的开关电路100。开关电路100可以是具有布置在绝缘层上的硅层的绝缘体上硅（SOI）器件，该绝缘层也可被称为隐埋氧化物（BOX）层。在一些实施例中，另外的硅层可布置在绝缘层之下。

在各个实施例中，顶部硅层可为大约50至90纳米（nm）厚，并且可以为二氧化硅或硅蓝宝石层的绝缘层可为大约100至200nm厚。在一些实施例中，开关电路100可以是掺杂沟道下方的硅是移动电荷载流子部分耗尽的部分耗尽SOI（PDSOI）器件。部分耗尽区可称为准中性区域。

开关电路100可包括开关晶体管104。在开关电路100是PDSOI的实施例中，开关晶体管104可具有在准中性区域中累积电荷的趋势。这里描述的实施例提供对这些累积电荷的放电，同时缓解了与被设计为解决FBE问题的其它技术有关的上述问题中的至少一部分问题。