[发明专利]越底反控时基电路端口布置新方法

权利要求书

1.越底反控时基电路端口布置新方法，其特征在于：根据电路模块(IC)各端口的控制功能和性能特点，对其相对位置进行以下科学合理地排列布置(安全布局)，上限设置端口(V_H或V_h)与电容放电端口或反相输出端口(DIS或V_fo)、还与电源正极输入端口(V₊)都不能相邻排布，应隔开排布；正相输出端口(V_zo)或优先控制端口(FK)与下限设置端口(V_L或V_l)、还与负极电源输入端口(V_-)都不能相邻排布，应隔开排布；电容放电端口或反相输出端口(DIS或V_fo)与信号输入端口(V_I或V_i)、还与优先控制端口(FK)、还与正极电源输入端口(V₊)都不能相邻排布，应隔开排布；其它端口可以相邻排布；所述的排列布置方法，适用于所有需要防止相邻端口短路失控的核心电路模块(IC)，所述的核心电路模块(IC)，可以是与越底反控时基电路(专利号为201020211450.2)和三限位时基电路(专利号为200810048942.1)功能等效的防失控电路，也可以是由各种通用/专用电路、或模拟和数字电路、或单片机电路构成的防失控电路。

2.根据权利要求1所述的越底反控时基电路端口布置新方法，其特征在于：实施例1是将核心电路模块(IC)的下限设置端口(V_L或V_l)与信号输入端口(V_I或V_i)与上限设置端口(V_H或V_h)与负极电源输入端口(V_-)与底限设置端口(V_d)与电容放电端口或反相输出端口(DIS或V_fo)与保显/复位端口(BER)与正极电源输入端口(V₊)再与下限设置端口(V_L或V_l)相邻相对顺序排列在双列形、或单列形、或方形、或圆形的核心电路封装模块上，而且每个端口都可以排列在核心电路封装模块(IC)上1至8号引脚(接口/端口)的任意位置，按相邻相对顺序排列布局方法，可有8样不同排位形式。

3.根据权利要求1所述的越底反控时基电路端口布置新方法，其特征在于：实施例2是将核心电路模块(IC)的下限设置端口(V_L或V_l)与信号输入端口(V_I或V_i)与上限设置端口(V_H或V_h)与负极电源输入端口(V_-)与保显/复位端口(BER)或者电容放电端口或反相输出端口(DIS或V_fo)与电容放电端口或反相输出端口(DIS或V_fo)或者保显/复位端口(BER)与正相输出端口(V_zo)与正极电源输入端口(V₊)再与下限设置端口(V_L或V_l)相邻相对顺序排列在双列形、或单列形、或方形、或圆形的核心电路封装模块上，而且每个端口都可以排列在核心电路封装模块(IC)上1至8号引脚(接口/端口)的任意位置，按相邻相对顺序排列布局方法，可有8样不同排位形式。

4.根据权利要求1所述的越底反控时基电路端口布置新方法，其特征在于：实施例3是将核心电路模块(IC)的正极电源输入端口(V₊)与下限设置端口(V_L或V_l)与信号输入端口(V_I或V_i)与负极电源输入端口(V_-)与电容放电端口或反相输出端口(DIS或V_fo)与保显/复位端口(BER)与上限设置端口(V_H或V_h)与底限设置端口(V_d)再与正极电源输入端口(V₊)相邻相对顺序排列在双列形、或单列形、或方形、或圆形的核心电路封装模块上，而且每个端口都可以排列在核心电路封装模块(IC)上1至8号引脚(接口/端口)的任意位置，按相邻相对顺序排列布局方法，可有8样不同排位形式。