[发明专利]一种测量阈值电压和饱和漏电流退化电路

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种测量阈值电压和饱和漏电流退化电路。

背景技术

随着集成电路工业不断发展，器件尺寸不断缩小，设计可靠的电路也越趋复杂。芯片的集成度增加，氧化层厚度进入纳米量级，电压不断降低，使得可靠性问题变得越来越突出。氧化层击穿和深亚微米MOS器件特性退化是器件可靠性方面最重要的两个研究问题。两者都对器件的寿命有着决定性的作用。

引起MOS器件特性退化的原因有很多，热载流子注入（hot-carrier injection，HCI）和负偏压温度不稳定效应（negative bias temperature instability，NBTI）均会引起深亚微米PMOS器件界面陷阱和氧化层陷阱数量的增加，从而引起阈值电压的负方向漂移和开态电流I_on的减小，也会影响器件的工作速度。对于深亚微米NMOS器件也有类似效应。

可见HCI和NBTI效应不仅会对器件当前的性能产生影响，更会引起可靠性问题和将来的器件失效。因此，对于器件阈值电压漂移和开态电流I_on减小的测量，乃至进一步的避免和改善，都是目前研究所不得不重点考虑的问题。

对于器件阈值电压漂移和开态电流I_on减小的测量，或者制作单个的晶体管，测量其I-V特性曲线、C-V特性曲线、用DCIV和Charge Pumping的方法来表征陷阱浓度，或者制作专门的电路，来测量其阈值电压的漂移量和开态电流I_on的减小量，如反相器、振荡器、电流镜、运算放大器等等。

但是对于上述电路，测量所得到的周期、频率或者电压、电流等，与需要表征的阈值电压、开态电流等，不存在直接的对应关系，往往需要经过较多的推算和分析，不具备直观、简便性。而且，上述电路缺少外部输入控制端，其灵活性较差，为了适应测试仪器而在设计上需要花费较长的时间。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是如何设计一种电路，可以从外部改变电路的工作条件，并且可以在各种不同的测试条件下，直接简便地测出阈值电压和饱和漏电流的退化情况。

（二）技术方案

为解决上述技术问题，本发明一种测量阈值电压和饱和漏电流退化电路，包括：PMOS晶体管、NMOS晶体管、负载电容、电压比较器、第一数级反相器链和第二数级反相器链，上述部件组成一个三角波产生电路。

优选地，所述PMOS晶体管的源端和衬底接电源电压VDD，栅极接输入电平Vg，NMOS晶体管的源端和衬底接地，栅极接第一数级反相器链的输出端，PMOS晶体管的漏端与NMOS晶体管的漏端相连后，连接电容、第二数级反相器链的输入端和电压比较器的同相输入端；

所述电容的另一端接地，电压比较器的反相输入端接输入参考电平Vref，其输出端接第一数级反相器链的输入端。

优选地，NMOS晶体管宽长比大于PMOS晶体管的宽长比，所述电路产生的三角波为锯齿波。

优选地，所述PMOS晶体管始终对电容进行充电，所述电压比较器控制所述NMOS晶体管是否对电容进行放电。

优选地，所述第二数级反相器链连接示波器，用来测试波形的周期。

优选地，NMOS晶体管的源端和衬底接地，栅极接输入电平Vg，PMOS晶体管的源端和衬底接电源电压VDD，栅极接反相器链的输出端，PMOS晶体管的漏端与NMOS晶体管的漏端相连后，连接电容、第二数级反相器链的输入端和电压比较器的同相输入端；

电容的另一端接地，电压比较器的反相输入端接输入参考电平Vref，输出端接第一数级反相器链的输入端。

优选地，PMOS晶体管的宽长比大于MN的宽长比，所述电路产生的三角波为锯齿波。

优选地，所述NMOS晶体管始终对电容进行放电，所述电压比较器控制PMOS晶体管是否对电容进行充电。

优选地，所述第二数级反相器链连接示波器，用来测试波形的周期。

优选地，所述第一数级反相器链和第二数级反相器链的尺寸逐级增大以用来驱动大电容负载。

（三）有益效果

本发明提供的测量阈值电压和饱和漏电流退化电路，采用将三角波产生电路与MOS晶体管的阈值电压及饱和漏电流的退化测试结合起来，将器件的特性与电路行为结合起来，可以从外部改变电路的工作条件，并且可以在各种不同的测试条件下，直接简便地测出阈值电压和饱和漏电流的退化情况。

附图说明