[发明专利]一种基于模块化的多模分频器

权利要求书

1.一种基于模块化的多模分频器，其特征在于，该多模分频器包括多级分频结构(302)、扩展分频范围的电路模块(304)和输入数字控制位模块(306)，该多级分频结构(302)由多个逻辑结构相同的除2/除3分频单元构成，其中所述多级分频结构(302)与所述扩展分频范围的电路模块(304)串联连接，并通过与输入数字控制位模块(306)产生的逻辑高低电平相互作用，实现宽分频范围。

2.根据权利要求1所述的基于模块化的多模分频器，其特征在于，所述多级分频结构(302)，用于产生连续的整数分频比，覆盖有限的分频范围；该多级分频结构(302)中的多个除2/除3分频单元之间串联连接，每一级除2/除3分频单元的输入时钟来自前一级除2/除3分频单元分频后的输出时钟，并将其输出的控制信号反馈到前一级的控制信号输入端。

3.根据权利要求2所述的基于模块化的多模分频器，其特征在于，对于每一级除2/除3分频单元，其包括第一D触发器(314)、第二D触发器(316)、第一与门(318)、第二与门(320)和与非门(322)，其中：

第一D触发器(314)的Q端与第二与门(320)的输入端连接，同时作为除2/除3分频单元分频后的输出信号端，其端与第一与门(318)输入端连接，数据输入端D接收来自第一与门(318)的输出信号；

第二D触发器(316)的Q端与所述的与非门(322)输入端连接，同时作为除2/除3分频单元的控制信号输出端，其数据输入端D接收来自第二与门(320)的输出信号；

第二与门(320)的另一输入端由输入控制信号提供；

与非门(322)的另一输入端由输入数字位控制，且其输出端与第一与门(318)的另外一输入端相连接。

4.根据权利要求3所述的基于模块化的多模分频器，其特征在于，所述第一D触发器(314)和所述第二D触发器(316)的输入时钟信号作为除2/除3分频单元被分频信号，由外界信号同时输入，为同步触发器方式。

5.根据权利要求3所述的基于模块化的多模分频器，其特征在于，所述第一D触发器(314)和所述第二D触发器(316)采用高速的结构形式，由3级三态驱动器组成，其中每一级都采用两个互为反信号的时钟信号共同控制三态驱动器的导通状态，第一级是由两个钟控三态驱动器和一个反相器组成，为主级部分，第二、三级为从级部分。

6.根据权利要求5所述的基于模块化的多模分频器，其特征在于，

当CLK_P为高电平，CLK_N为低电平时，第一个三态驱动器导通，此时反相器开始采样D的数据，第二级和第三级处于高阻模式，即保持状态，由寄生电容保持电路的状态；

当CLK_P为低电平，CLK_N为高电平时，第一级在前一阶段采样的数据开始向输出传递，此时从级部分相当于两个反相器，第一级处于保持状态。

7.根据权利要求1所述的基于模块化的多模分频器，其特征在于，所述扩展分频范围的电路模块(304)，用于配合输入数字控制位模块(306)输出的数字控制位来扩展分频范围。

8.根据权利要求7所述的基于模块化的多模分频器，其特征在于，该扩展分频范围的电路模块(304)由多个逻辑门单元和多个除2/除3分频单元构成，逻辑门单元包括或门和非门，通过数字控制位的状态和逻辑门单元的作用，在扩展分频范围的电路模块(304)中选择除2/除3分频单元的级数，并与所述多级分频结构(302)相串联。

9.根据权利要求1所述的基于模块化的多模分频器，其特征在于，所述输入数字控制位模块(306)，用于将产生的逻辑高低电平作用于每级除2/除3分频单元的数字位控制端及逻辑门输入端，实现模2或模3的分频功能。

10.根据权利要求1所述的基于模块化的多模分频器，其特征在于，该多模分频器对分频比的调节方式是，将所要实现的分频比转换成二进制形式，然后将该二进制串加到分频器相应的数字控制位输入端即可实现所需的分频比。