[发明专利]一种FPGA上电复位系统

说明书

技术领域

本发明涉及微电子领域，尤其涉及一种FPGA上电复位系统。

背景技术

集成电路的功耗问题是一个热量问题。所以一切和热量有关的问题，都可能导致芯片功耗的变化。但是在自然环境中，热问题又是一个最为普遍的现象。对于半导体集成电路，这些问题也是同样存在的。自然界的能量总是在不停的转化，芯片通电之后，很多电能要转化为热能。对于规模比较小的芯片，这种转化过来的能量不会对芯片造成致命的伤害。但是对于规模庞大的芯片，比如CPU、GPU、FPGA，出现功耗过大的问题是不可避免的，并且巨大的热量会对芯片造成严重的，不可恢复的破坏。而且，半导体工艺技术的不断进步，芯片特征尺寸的不断减小，不断的提高芯片的速度不再是一个好的选择，人们需要一些能效比较高的电路和工艺技术，来保持半导体行业的快速发展。

功耗问题在FPGA中是一个可靠性的设计，电源的消耗量依赖于内部逻辑的转变数量和适当的工作时钟频率。芯片规模增加，电源的消耗量也增加。一个普通的大规模高速的FPGA芯片设计要求有几个安培的电源电流。没有一个精确的热量分析，热量的增加容易超过允许的最大结温，给芯片造成不可恢复的破坏。功耗问题的考虑是为了成功的设计完整性。芯片内部电源耗散是芯片热量的重要来源，主要包括以下几种方式：

Dynamic Switching Power(动态开关功耗)：是芯片内部节点电压跃迁时对寄生电容充放电所引起的动态开关功耗。

Short-Circuit Power(短路功率)是CMOS晶体管栅极的上拉和下拉网络同时打开时输入信号跃迁产生的瞬态功耗。

现有的FPGA上电复位是在芯片电源达到2.5V的稳定状态时才开始复位，FPGA芯片的上电的过程中芯片的动态开关功耗和短路功率较大。

发明内容

本发明旨在提供一种FPGA上电复位系统，用于减小FPGA芯片的上电的过程中降低了芯片的动态开关功耗和短路功率。

为达到上述目的，本发明是采用以下技术方案实现的：

本发明公开的FPGA上电复位系统，包括用于产生上电复位的POR脉冲信号的上电复位电路、用于确保POR信号的复位有效性的复位信号检测电路，所述上电复位电路和复位信号检测电路相连接，上电复位电路在芯片第一电源VDD上升到1.6V时发出上电复位的POR脉冲信号，所述POR脉冲信号用于控制FPGA芯片的复位。

进一步的，所述上电复位电路包括延迟模块和延迟保护模块；

所述延迟保护模块包括PMOS管P1A、P1B、P1C、P2、P3、P4、P5,NMOS管N1、N2、N3,电容C1、C2,反相器INV1，所述PMOS管P1A的栅极连接自身的漏极和PMOS管P2的源极，PMOS管P1B、P1C的源极相连接后与PMOS管P1A的栅极连接，PMOS管P1B、P1C的漏极、P2的漏极连接NMOS管N1的源极，PMOS管P1B连接使能信号EN，NMOS管N1的漏极与NMOS管N2的栅极和漏极、PMOS管P4和NMOS管N3的栅极连接，PMOS管P4的源极连接PMOS管P3的栅极和漏极，PMOS管P4的漏极与NMOS管N3的源极、PMOS管P5的漏极、反相器INV1的输入端连接，电容C1连接在NMOS管N1的漏极和电源地之间，电容C2连接在PMOS管P4的漏极与第一电源VDD之间，PMOS管P5的栅极连接反相器INV1的输出端，PMOS管P1A、P3、P5的源极、NMOS管N1的栅极、NMOS管N2的源极均连接第一电源VDD，PMOS管P2的栅极、NMOS管N3的漏极均连接电源地；