[发明专利]一种FPGA上电复位系统

权利要求书

1.一种FPGA上电复位系统，其特征在于：包括用于产生上电复位的POR脉冲信号的上电复位电路、用于确保POR信号的复位有效性的复位信号检测电路，所述上电复位电路和复位信号检测电路相连接，上电复位电路在芯片第一电源VDD上升到1.6V时发出上电复位的POR脉冲信号，所述POR脉冲信号用于控制FPGA芯片的复位。

2.根据权利要求1所述的FPGA上电复位系统，其特征在于：所述上电复位电路包括延迟模块和延迟保护模块；

所述延迟保护模块包括PMOS管P1A、P1B、P1C、P2、P3、P4、P5,NMOS管N1、N2、N3,电容C1、C2,反相器INV1，所述PMOS管P1A的栅极连接自身的漏极和PMOS管P2的源极，PMOS管P1B、P1C的源极相连接后与PMOS管P1A的栅极连接，PMOS管P1B、P1C的漏极、P2的漏极连接NMOS管N1的源极，PMOS管P1B连接使能信号EN，NMOS管N1的漏极与NMOS管N2的栅极和漏极、PMOS管P4和NMOS管N3的栅极连接，PMOS管P4的源极连接PMOS管P3的栅极和漏极，PMOS管P4的漏极与NMOS管N3的源极、PMOS管P5的漏极、反相器INV1的输入端连接，电容C1连接在NMOS管N1的漏极和电源地之间，电容C2连接在PMOS管P4的漏极与第一电源VDD之间，PMOS管P5的栅极连接反相器INV1的输出端，PMOS管P1A、P3、P5的源极、NMOS管N1的栅极、NMOS管N2的源极均连接第一电源VDD，PMOS管P2的栅极、NMOS管N3的漏极均连接电源地；

所述延迟模块包括PMOS管P6、P7、P8、P9、P10、P11,NMOS管N4、N5、N6、N7、N8、N9,电容C3、C4、C5,反相器INV2、INV3、INV4,与非门NAND1、NAND2,或非门NOR1、NOR2，所述PMOS管P6的漏极与NMOS管N4的源极、PMOS管P7的栅极连接，NMOS管N4的漏极与NMOS管N5的源极、NMOS管N6的源极连接，NMOS管N6的漏极与PMOS管P7、P8的漏极、P9、P10的栅极、NMOS管N7、N8的栅极连接，PMOS管P8的栅极连接NMOS管N5的栅极，PMOS管P9的漏极与PMOS管P10、P11的漏极连接，PMOS管P10的漏极与NMOS管N7的源极、N9的栅极、PMOS管P11的栅极、或非门NOR2的一个输入端连接，NMOS管N7的漏极与NMOS管N8、N9的源极连接，或非门NOR1的一个输入端连接第二电源VCCO，另一个输入端连接电源地，输出端连接或非门NOR2的另一个输入端，或非门NOR2的输出端连接反相器INV2的输入端，反相器INV2的输出端连接反相器INV3的输入端和与非门NAND1的一个输入端，反相器INV3的输出端连接反相器INV4的输入端，反相器INV4的输出端连接与非门NAND1的另一个输入端，PMOS管P6、P7、P8、P9的漏极、NMOS管N6的栅极均连接第一电源VDD，NMOS管N5、N8的漏极、PMOS管P11的源极均连接电源地，NMOS管N9的漏极连接到地，电容C3连接在PMOS管P6的漏极与第一电源VDD之间，电容C6连接在反相器INV4的输出端与第一电源VDD之间，电容C4连接在PMOS管P7的漏极与电源地之间，电容C5连接在反相器INV3的输出端与电源地之间；

所述反相器INV1的输出端连接非门NAND2的一个输入端，与非门NAND1的输出端连接非门NAND2的另一个输入端，非门NAND2输出端输出POR脉冲信号。

3.根据权利要求2所述的FPGA上电复位系统，其特征在于：所述电容C1、C4、C5由NMOS管的栅极为一极，源极和漏极并联后为另一极构成，由栅极构成的一极连接高电位；所述电容C2、C3、C6由PMOS管的栅极为一极，源极和漏极并联后为另一极构成，由栅极构成的一极连接低电位。

4.根据权利要求2所述的FPGA上电复位系统，其特征在于：所述PMOS管P1A、P1B、P1C为倒比管，并且宽长比可改变。

5.根据权利要求1所述的FPGA上电复位系统，其特征在于：所述复位信号检测电路为SRAM构成的POR信号复位验证电路，将上电复位电路的信号送到不同电源供电的SRAM构成的POR复位验证电路，并将SRAM的储存值作为输出。