[发明专利]半导体装置

说明书

技术领域

本发明涉及包括作为半导体集成电路的构成要素的电阻元件的半导体装置。

背景技术

一般地，在半导体集成电路中，为了进行电源电压或者信号电压的分压或降压等的电压控制等而广泛使用电阻元件。例如，在日本特开平7-111311号公报（专利文献1）中公开了这样的电阻元件。

图1是在专利文献1中所公开的包括电阻元件的半导体装置的概略剖面图。图1所示的半导体装置具有：n型的硅衬底101；在该硅衬底101的表面层形成的多个p+型的扩散电阻区域103；在硅衬底101上形成的薄的氧化膜121；多晶硅层（低电阻层）107，覆盖该氧化膜121的上表面的除了扩散电阻区域103的正上方之外的部分。电阻元件由多个扩散电阻区域103构成。此外，扩散电阻区域103是将硼离子等杂质离子通过薄的氧化膜121注入到硅衬底101中而形成的。多晶硅层107被固定为预定的电源电压，所以，即使由于例如硅衬底101上方的布线（未图示）而在多晶硅层107的正下方形成了电场，也能够防止在扩散电阻区域103、103彼此之间产生由于p型反转层的形成所引起的漏电流。

现有技术文献

专利文献

专利文献1 日本特开平7-111311号公报（0002～0003段以及图1等）。

近年来，在模拟集成电路中要求电压控制的高精度化，与此相伴，强烈要求电阻元件的特性的稳定化（电路内的电阻元件间的电阻值的偏差减少）。在专利文献1的由多个扩散电阻区域103构成的电阻元件中，由于氧化膜121薄，所以，存在该电阻元件的特性受到对多晶硅层107施加的电源电压的变动的影响而容易发生变动这一问题。

发明内容

鉴于上述内容，本发明的目的是提供一种能够实现电阻特性的稳定化的半导体装置。

本发明的一个方式的半导体装置是包括构成半导体集成电路的多个电阻元件的半导体装置，其特征在于，具备：第一阱区域，由在半导体衬底内形成的第一导电型的杂质扩散区域构成；第二阱区域，以在与所述半导体衬底的主面平行的横向从所述第一阱区域离开的方式形成在所述半导体衬底内，并且由具有所述第一导电型的杂质扩散区域构成；中间绝缘膜，覆盖所述半导体衬底的该主面；导电层，形成在所述第一阱区域和所述第二阱区域之间的半导体区域的正上方，并且被固定为不在所述半导体区域形成所述第一导电型的反转层的电位；第一电阻层，形成在所述中间绝缘膜上并且与所述第一阱区域电连接；第二电阻层，形成在所述中间绝缘膜上并且与所述第二阱区域电连接，所述第一电阻层以及所述第一阱区域构成第一电阻元件，所述第二电阻层以及所述第二阱区域构成第二电阻元件，所述中间绝缘膜介于所述导电层和所述半导体区域之间。

根据本发明，在第一阱区域和第二阱区域之间的半导体区域的正上方形成有导电层，在该导电层和半导体区域之间形成有中间绝缘膜。导电层被固定为在该半导体区域不产生反转层的电位，所以，能够抑制第一阱区域和第二阱区域之间导通而产生漏电流的情况。此外，由于中间绝缘膜的存在，能够防止漏电流的产生，并且，能够使第一以及第二电阻元件的特性稳定化。

附图说明

图1是在专利文献1中公开的包括电阻元件的半导体装置的概略剖面图。

图2是以俯视图概略地示出本发明的实施方式的半导体装置的布局的一部分的图。

图3是图2的半导体装置的Ⅲ-Ⅲ线的概略剖面图。

图4是图2的半导体装置的Ⅳ-Ⅳ线的概略剖面图。

图5是图2的半导体装置的Ⅴ-Ⅴ线的概略剖面图。

图6是图2的半导体装置的Ⅵ-Ⅵ线的概略剖面图。

图7是示出本实施方式的包括半导体装置的电阻元件的等效电路的图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

图2是以俯视图概略地示出本实施方式的半导体装置1的布局的一部分的图。该半导体装置1具备构成半导体集成电路的电阻元件、MOS晶体管、电容元件等多个半导体元件。图2是示出这些多个半导体元件中的电阻元件5A、5B、5C、5D的布局的图。此外，图3是图2的半导体装置1的Ⅲ-Ⅲ线的概略剖面图，图4是图2的半导体装置1的Ⅳ-Ⅳ线的概略剖面图，图5是图2的半导体装置1的Ⅴ-Ⅴ线的概略剖面图，图6是图2的半导体装置1的Ⅵ-Ⅵ线的概略剖面图。并且，在图3～图6中示出了绝缘膜20、21、22、23，但是，在图2中省略了这些绝缘膜20、21、22、23的图示。