[发明专利]一种晶体管、集成电路以及集成电路的制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种晶体管、集成电路以及集成电路的制造方法。

背景技术

在半导体技术领域中，晶体管，特别是金属氧化物半导体场效应晶体管（MOS FET），是集成电路的关键组件。现有技术中，晶体管一般包括源极、漏极和栅极三个端子（terminal），并且，其所有的电极（源极、漏极和栅极）和电极的连接端子均位于半导体衬底的同一侧。

随着半导体技术工艺节点的不断减小，晶体管等器件的尺寸不断缩小，栅极与源极、漏极之间的距离（space）不断减小，导致栅极与源极、漏极之间的耦合电容不断增大。并且，位于源极和漏极上方的接触孔（contacts）由于受到与源极和漏极处于半导体衬底同一侧且位于源极和漏极中间的栅极结构的限制，也导致接触孔内的金属（即，源极和漏极的连接端）与栅极之间的耦合电容不断增大，即，导致栅极与源极、漏极之间的耦合电容不断增大。

栅极与源极、漏极之间的耦合电容不断增大，严重影响了晶体管的性能，进而影响了使用该晶体管的集成电路的性能。虽然现有技术中的鳍型场效应晶体管（Fin FET）可以在一定程度上解决耦合电容的问题，但随着器件尺寸的不断缩小，该技术的效果可能变得越来越不明显。

因此，为解决上述问题，本发明提出一种新的晶体管、使用该晶体管的集成电路以及该集成电路的制造方法。

发明内容

针对现有技术的不足，本发明提供一种晶体管、集成电路以及集成电路的制造方法。

本发明实施例一提供一种晶体管，包括：第一半导体衬底、位于所述第一半导体衬底的第一表面上的栅极、位于所述第一半导体衬底内的源极和漏极，以及位于所述第一半导体衬底的第二表面上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；其中，所述第一表面与所述第二表面为所述第一半导体衬底的相对的两个表面。

其中，所述晶体管还包括位于所述第一半导体衬底的第一表面上用于连接所述栅极的栅极连接端子。

其中，所述源极连接端子、所述漏极连接端子和所述栅极连接端子的材料为金属硅化物。

其中，所述晶体管还包括位于所述第一半导体衬底的所述第二表面上的体电极。

其中，所述体电极的材料为金属硅化物。

本发明实施例二提供一种集成电路，该集成电路包括第一半导体衬底和至少一个晶体管，其中，所述晶体管包括：位于所述第一半导体衬底的第一表面上的栅极、位于所述第一半导体衬底内的源极和漏极，以及位于所述第一半导体衬底的第二表面上用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子；

其中，所述第一表面与所述第二表面为所述第一半导体衬底的相对的两个表面。

其中，所述晶体管还包括位于所述第一半导体衬底的第一表面上用于连接所述栅极的栅极连接端子。

其中，所述源极连接端子、所述漏极连接端子和所述栅极连接端子的材料为金属硅化物。

其中，所述晶体管还包括位于所述第一半导体衬底的所述第二表面上的体电极。

其中，所述体电极的材料为金属硅化物。

其中，所述集成电路还包括：位于所述晶体管所在区域之外的区域的硅通孔，所述硅通孔贯穿位于所述第一半导体衬底内的第一体介电层。

本发明实施例三提供一种集成电路的制造方法，所述方法包括：

步骤T101：提供第一半导体衬底，在所述第一半导体衬底的第一表面内形成具有第一深度的浅沟槽隔离；

步骤T102：在所述第一半导体衬底的第一表面上形成栅极绝缘层、栅极和栅极侧壁；

步骤T103：在所述第一半导体衬底的所述第一表面内形成源极和漏极；

步骤T104：在所述第一半导体衬底的第二表面上形成用于连接所述源极的源极连接端子和用于连接所述漏极的漏极连接端子。

其中，在所述步骤T103和所述步骤T104之间，还包括如下步骤：

在所述第一半导体衬底的第一表面上形成用于连接所述栅极的栅极连接端子。

其中，在所述步骤T104中，同时还形成位于所述第一半导体衬底的所述第二表面上的体电极。

其中，在所述步骤T103与所述步骤T104之间还包括如下步骤：

从所述第一半导体衬底的所述第二表面对所述第一半导体衬底内的源极和漏极区域进行离子注入处理；

对所述第一半导体衬底进行退火处理。

其中，在所述步骤T103与所述步骤T104之间还包括如下步骤：