[发明专利]具有伪金属部件的电感器结构及方法

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及半导体结构及其形成方法。

背景技术

半导体集成电路(IC)工业经历了快速发展。IC材料和设计的技术进步产生了多代IC，其中，每代都具有比前一代更小且更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，并且对于要实现的这些进步，需要IC处理和制造中的类似开发。在集成电路演进过程中，功能密度(即，单位芯片面积上的互连器件的数量)通常都在增加，而几何尺寸(即，可使用制造工艺制造的最小部件(或线))减小。

各种有源或无源电子元件可能形成在半导体IC上。例如，电感器可以形成为无源电子部件。由于器件尺寸持续减小以用于甚至更高频率的应用，现有的电感器结构会遇到问题。例如，插入伪部件以增强制造。然而，伪填充使后道工序工艺窗口变窄。其他问题包括具有低k介电材料的先进技术的水分渗透以及电感器性能的下降。

因此，需要解决上述问题的电感器结构及其制造方法。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体结构，包括：电感器，形成在衬底上并被配置为可利用一频率的电流工作；以及伪金属部件，被配置在所述电感器和所述衬底之间，所述伪金属部件的第一宽度小于与所述频率相关联的趋肤深度的2倍。

在该半导体结构中，所述伪金属部件的第一厚度小于所述趋肤深度的2倍，并且被设计为在所述电感器的工作过程中减小涡流。

在该半导体结构中，每一个所述伪金属部件均包括具有一长度、所述第一宽度和所述第一厚度的细长段，所述第一宽度和所述第一厚度基本上小于所述长度。

在该半导体结构中，所述电感器包括电感金属部件，其所具有的第二厚度和第二宽度基本上分别大于所述第一厚度和所述第一宽度。

在该半导体结构中，从上往下看时，所述电感器包括金属部件，其被配置为形成至少两匝，限定内部区域、外部区域和介于这两匝之间的间隔区域；以及所述伪金属部件包括：设置在所述内部区域中的第一子集、设置在所述外部区域中的第二子集以及设置在所述间隔区域中的第三子集。

在该半导体结构中，所述伪金属部件的所述第一子集以与所述电感器相距第一间隙的方式设置在所述内部区域中；以及所述伪金属部件的所述第二子集以与所述电感器相距第二间隙的方式设置在所述外部区域中。

在该半导体结构中，所述第一间隙和所述第二间隙相等。

在该半导体结构中，所述伪金属部件被配置在所述电感器下方的多层中。

在该半导体结构中，所述伪金属部件包括具有非闭环的围栏形状的子集。

在该半导体结构中，所述伪金属部件包括具有矩形的子集。

根据本发明的又一方面，提供了一种半导体结构，包括：电感器，形成在衬底上并被配置为形成第一匝和第二匝，定义内部区域、外部区域以及介于所述第一匝和所述第二匝之间的间隔区域；以及伪金属部件，配置在所述电感器和所述衬底之间，其中，从上往下看时，所述伪金属部件包括：设置在所述内部区域中的第一子集、设置在所述外部区域中的第二子集以及设置在所述间隔区域中的第三子集。

在该半导体结构中，所述电感器被配置为可利用一频率的电流工作；每一个所述伪金属部件都被设计为具有一宽度和一厚度的细长段；以及所述宽度和所述厚度小于作为所述频率的函数的趋肤深度的2倍。

在该半导体结构中，从上往下看时，所述第一匝位于所述第二匝的内部；所述内部区域位于所述第一匝的内部；以及所述外部区域位于所述第二匝的外部。

在该半导体结构中，从上往下看时，所述电感器被配置为进一步形成介于所述第二匝和所述外部区域之间的第三匝；以及所述伪金属部件包括设置在介于所述第二匝和所述第三匝之间的另一个间隔区域中的第四子集。

根据本发明的又一方面，提供了一种形成具有电感器的集成电路的方法，包括：基于趋肤效应确定伪金属部件的尺寸；基于填充区域确定所述伪金属部件的形状；基于图案密度以一定结构布置所述伪金属部件；以及在所述集成电路中插入具有所述尺寸、所述形状和所述结构的所述伪金属部件。

在该方法中，基于所述趋肤效应确定所述伪金属部件的尺寸包括：确定所述伪金属部件的尺寸小于趋肤深度的2倍。

在该方法中，基于所述填充区域确定所述伪金属部件的形状包括：基于所述填充区域从矩形、十字形和围栏结构所组成的组中选择形状。

在该方法中，基于所述图案密度布置所述伪金属部件包括：在所述电感器的相邻匝之间的间隔区域中形成所述伪金属部件的子集。