[发明专利]存储阵列及其操作方法和制造方法

说明书

技术领域

本公开一般地涉及存储器领域，更具体地，涉及三维结构的存储阵列及其操作方法和制造方法。

背景技术

目前，微电子工业的发展推动着存储器技术的不断进步，提高集成密度和降低生产成本是存储器产业追求的目标。非挥发性存储器具有在无电源供应时仍能保持数据信息的优点，在信息存储领域具有非常重要的地位。

采用阻变材料的新型非挥发性存储器具有高速度(＜1ns)、低操作电压(＜1.5V)，高存储密度、易于集成等优点，是下一代半导体存储器的强有力竞争者。这种阻变存储器一般具有M-I-M(Metal-Insulator-Metal，金属-绝缘体-金属)结构，即在两个金属电极之间夹有阻变材料层。

阻变材料一般是过渡金属氧化物，例如Pr_0.7Ca_0.3MnO₃、La_l-xCa_xMnO₃、NiO、TiO₂、HfO₂、ZrO₂、ZnO等等，并且可以采用例如Al、Gd、La、Sr、Ti等元素进行掺杂。阻变材料可以表现出两个稳定的状态，即高阻态和低阻态，例如分别对应数字“0”和“1”。由高阻态到低阻态的转变可以称作编程或者置位(SET)操作，由低阻态到高阻态的转变可以称作擦除或者复位(RESET)操作。

阻变存储器可以包括按行和列排列的多个阻变存储器件的阵列。按照存储单元的基本配置，可以将阻变存储器分为1T-1R或1D-1R两种。在1T-1R配置的阻变存储器中，每一个存储单元由一个选择晶体管和一个阻变器件组成。通过控制选定存储单元的选择晶体管，可以向指定的存储单元写入或擦除数据。在1D-1R配置的阻变存储器中，每一个存储单元由一个二极管和一个阻变器件组成。由于二极管占用的芯片面积(footprint)小于晶体管的芯片面积，因此，1D-1R配置的阻变存储器可以实现高存储密度。在1D-1R配置的阻变存储器中，二极管用于防止旁路的串扰影响。在阻变存储器的每一行和每一列上分别连接选择晶体管。通过控制选定行和列的选择晶体管，可以向指定的存储单元写入或擦除数据。二极管应当设计成提供足够的驱动电流以确保电阻态的转变。

为了进一步提高存储密度，可以采用三维集成的阻变存储器。通过在衬底上垂直堆叠多层的阻变存储器件，可以成倍地提高存储密度而没有显著增加芯片面积和增加制造成本。然而，采用1D-1T配置或1D-1R配置的阻变存储器由于晶体管或二极管的存在难以三维集成。通常，二极管的工作电流与其芯片面积成正比。在二极管的尺寸缩小之后，二极管可能难以提供足够大的驱动电流。

发明内容

本公开的目的至少部分地在于提供一种三维结构的存储阵列及其制造方法。

根据本公开的一个方面，提供了一种存储阵列，包括：沿第一方向成行且沿第二方向成列设置从而形成阵列的多个基于第一纳米线的选择晶体管；沿第三方向堆叠的多个存储单元层，每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列，每一阻变器件包括绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层，每一存储单元层中各阻变器件共用相同的电极层，各存储单元层中彼此对应的阻变器件共用相同的第二纳米线，各存储单元层中彼此对应的阻变器件共用相同的阻变材料层，各存储单元层的电极层之间通过隔离层彼此电隔离；多条选择线，每一条选择线电连接至相应的一行选择晶体管；多条位线，每一条位线电连接至相应的一列选择晶体管的一端，各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线；多条字线，每一条字线电连接至相应的存储单元层的电极层。

根据本公开的另一方面，提供了一种对上述存储阵列进行操作的方法，包括：通过与目标阻变器件相对应的选择线和位线，选择与目标阻变器件相对应的选择晶体管，使该选择晶体管导通；以及通过与目标阻变器件相对应的字线，向目标阻变器件的电极层施加读取或者擦写电压，以对目标阻变器件进行读取或者擦写操作。