[发明专利]存储阵列及其操作方法和制造方法有效
申请号: | 201310241828.1 | 申请日: | 2013-06-18 |
公开(公告)号: | CN104241521B | 公开(公告)日: | 2017-05-17 |
发明(设计)人: | 高滨;康晋锋;陈冰;张飞飞;刘力锋;刘晓彦 | 申请(专利权)人: | 北京大学 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 中科专利商标代理有限责任公司11021 | 代理人: | 倪斌 |
地址: | 100871*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 存储 阵列 及其 操作方法 制造 方法 | ||
1.一种存储阵列,包括:
沿第一方向成行且沿第二方向成列设置从而形成阵列的多个基于第一纳米线的选择晶体管;
沿第三方向堆叠的多个存储单元层,每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列,每一阻变器件包括绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层,每一存储单元层中各阻变器件共用相同的电极层,各存储单元层中彼此对应的阻变器件共用相同的第二纳米线,各存储单元层中彼此对应的阻变器件共用相同的阻变材料层,各存储单元层的电极层之间通过隔离层彼此电隔离,所述隔离层包括在衬底上第一纳米线之间的间隙中填充的第一隔离层、在第一隔离层上交替形成多个电极层和第二隔离层,与选择晶体管的阵列相对应的、贯穿交替堆叠的所述多个电极层和第二隔离层而形成的多个孔露出相应选择晶体管的第一纳米线,所述阻变材料层在所述多个孔的侧壁上形成,所述第二纳米线在所述多个孔内形成;
多条选择线,每一条选择线电连接至相应的一行选择晶体管,所述多条选择线嵌入于第一隔离层中形成并且沿第一方向延伸;
多条位线,每一条位线电连接至相应的一列选择晶体管的一端,各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线;
多条字线,每一条字线电连接至相应的存储单元层的电极层。
2.根据权利要求1所述的存储阵列,其中,第一纳米线与第二纳米线沿第三方向延伸,且彼此大致对准。
3.根据权利要求1所述的存储阵列,其中,
第一纳米线包括半导体纳米线,
每一选择晶体管包括:
绕半导体纳米线形成的栅介质层;
绕栅介质层形成的栅电极,每一栅电极连接至相应的选择线;
在半导体纳米线位于栅电极两侧的部分中形成的源区和漏区,其中每一源区电连接至相应的位线,每一漏区电连接至相应的阻变器件的第二纳米线。
4.根据权利要求1所述的存储阵列,其中,第二纳米线包括金属纳米线。
5.一种对权利要求1所述的存储阵列进行操作的方法,包括:
通过与目标阻变器件相对应的选择线和位线,选择与目标阻变器件相对应的选择晶体管,使该选择晶体管导通;以及
通过与目标阻变器件相对应的字线,向目标阻变器件的电极层施加读取或者擦写电压,以对目标阻变器件进行读取或者擦写操作。
6.根据权利要求5所述的方法,其中,选择与目标阻变器件相对应的选择晶体管包括:
向与目标阻变器件相对应的选择线施加开启电压,而其余选择线电浮置;以及
将与目标阻变器件相对应的位线接地,而其余位线电浮置。
7.根据权利要求5所述的方法,其中,对目标阻变器件进行擦写操作包括:
向与目标阻变器件相对应的字线施加编程或擦除电压,而向其余字线施加编程或擦除电压的一半。
8.根据权利要求5所述的方法,其中,对目标阻变器件进行读取操作包括:
向与目标阻变器件相对应的字线施加读取电压,而其余字线接地;
通过相应的位线,读取目标阻变器件中存储的数据。
9.一种制造存储阵列的方法,包括:
在衬底上形成多个第一纳米线,并基于第一纳米线形成多个选择晶体管,其中选择晶体管沿第一方向成行且沿第二方向成列设置从而形成阵列;
在衬底上形成多条沿第二方向延伸的位线,每一条位线电连接至相应的一列选择晶体管的一端;
在衬底上第一纳米线之间的间隙中填充第一隔离层,并嵌入于第一隔离层中形成沿第一方向延伸的多条选择线,每一条选择线电连接至相应的一行选择晶体管;
在第一隔离层上交替形成多个电极层和第二隔离层;
与选择晶体管的阵列相对应,贯穿交替堆叠的所述多个电极层和第二隔离层,形成多个孔,以露出相应选择晶体管的第一纳米线;
在所述多个孔的侧壁上形成阻变材料层,并在所述多个孔内形成第二纳米线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学,未经北京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310241828.1/1.html,转载请声明来源钻瓜专利网。