[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

通过整体引用的方式将于2012年6月14日提交的包括说明书、附图和摘要在内的第2012-134796号日本专利申请的公开内容结合于此。

技术领域

本发明涉及半导体器件及其制造方法，更具体地涉及具有用于针对ESD(静电放电)对电子组件进行保护的保护性二极管的半导体器件及其制造方法。

背景技术

在一些类型的高亮度LED(发光二极管)中，ESD浪涌耐受性低，并且因此必须使用保护性齐纳二极管从外界吸收涌入的ESD浪涌以防止对高亮度LED造成损坏。

以前，高亮度LED和保护性齐纳二极管单独进行封装。然而近年来，出于紧凑性的原因，已经出现了将高亮度LED和保护性齐纳二极管封装在一起的趋势(参见第2006-156440号日本未审专利公开号和平成11(1999)-214747号日本未审专利公开号)。

以前，典型的保护性齐纳二极管是垂直的，其中阳极电极和阴极电极位于芯片的上下表面。近年来，出于便于封装和可靠性的观点，其中阳极电极和阴极电极位于芯片上表面的表面齐纳二极管的使用已经普及。然而，表面齐纳二极管的问题在于必需形成绝缘膜以防止后表面上的接触故障，半导体器件的制造过程也因此而变得更为复杂。

本发明的以上和另外的目标和新颖特征将由这一说明书中以下的详细描述和附图而完全得到揭示。

发明内容

根据本发明的一个方面，提供了一种半导体器件，其中在电耦合至表面保护性二极管的电极对中的一个电极的第一布线或第二布线之上安装具有该保护性二极管的半导体芯片，该保护性二极管用于保护电耦合在相互电隔离的第一布线和第二布线之间的电子组件。该电极在该半导体芯片中没有PN结的情况下耦合至该半导体芯片的后表面。

根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括在电耦合至表面保护性二极管的电极对中的一个电极的第一或第二布线之上安装具有该保护性二极管的半导体芯片的步骤，该保护性二极管用于包括电耦合在相互电隔离的第一布线和第二布线之间的电子组件。该电极在该半导体芯片中没有PN结的情况下耦合至该半导体芯片的后表面。

根据本发明，制造半导体器件的过程有所简化。

附图说明

图1是根据本发明第一实施例的半导体器件及其邻近的电路图；

图2是图1所示的半导体器件的封装结构的总体平面图；

图3是沿图2的线X1-X1所取的半导体器件的截面图；

图4是图3所示的半导体器件的保护性芯片的实质性部分及其邻近的放大侧视图；

图5是图2所示的保护性芯片的放大平面图；

图6是沿图5的线X2-X2所取的半导体器件的截面图；

图7是本发明人所构思的表面保护性芯片的侧视图，所述保护性芯片包括用于对其后表面上的接触进行保护的绝缘膜；

图8是图7所示的保护性芯片的放大截面图；

图9是具有如图7和8所示的相同基本结构的表面保护性芯片的侧视图，所述保护性芯片不包括用于对其后表面上的接触进行保护的绝缘膜；

图10是图9所示的保护性芯片的放大截面图；

图11是根据第一实施例的图4所示的半导体器件的保护性芯片的侧视图；

图12是图11所示的保护性芯片的放大截面图；

图13是作为第一实施例的另一示例的表面保护性芯片的侧视图；

图14是图13所示的保护性芯片的放大截面图；

图15是示出图7至14所示的保护性芯片的正向电气特性的测量结果的图形；

图16是示出图7至14所示的保护性芯片的反向电气特性的测量结果的图形；

图17是在制造使用图6所示的表面保护性芯片的半导体器件的过程中的步骤处的封装衬底的平面图；

图18是在制造半导体器件的过程中在图17所示步骤之后的步骤处的封装衬底的平面图；

图19是在制造使用图14所示的表面保护性芯片的半导体器件的过程中的步骤处的封装衬底的平面图；

图20是在制造半导体器件的过程中在图19所示步骤之后的步骤处的封装衬底的平面图；

图21是作为根据本发明第二实施例的半导体器件的移动电话外部接口的电路图；

图22是图21所示的移动电话外部接口的保护性电路的电路图；

图23是作为根据本发明第三实施例的半导体器件的PC外围设备的电路图；