[发明专利]半导体整合装置

说明书

本发明公开一种半导体整合装置，包含有一基底、多个主动鳍片、以及多个第一保护鳍片。该基底上至少定义有一主动区域，该多个主动鳍片设置于该主动区域内，而该多个第一保护鳍片环绕该主动区域，且该多个主动鳍片与该多个第一保护鳍片皆沿一第一方向延伸。

技术领域

本发明涉及一种半导体整合装置，尤其是涉及一种包含鳍式场效晶体管(FinField effect transistor，以下简称为FinFET)元件与保护结构的半导体整合装置。

背景技术

当元件发展至65纳米技术世代后，使用传统平面式的金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管制作工艺难以持续微缩，因此，现有技术提出以立体或非平面(non-planar)多栅极晶体管元件如FinFET元件取代平面晶体管元件的解决途径。

现有FinFET元件先利用蚀刻等方式图案化一基板表面的硅层，以于基板中形成一鳍片状的硅薄膜（图未示），并于硅薄膜上形成包覆部分硅薄膜的绝缘层，随后形成包覆部分绝缘层与部分硅薄膜的栅极，最后再通过离子注入制作工艺与回火制作工艺等步骤于未被栅极包覆的鳍片状的硅薄膜中形成源极/漏极。由于FinFET元件的制作工艺能与传统的逻辑元件制作工艺整合，因此具有相当的制作工艺相容性。此外，当FinFET元件设置于硅覆绝缘(silicon-on-insulator，SOI)基底上时，传统隔离技术如浅沟隔离(shallow trenchisolation)等可省却。更重要的是，由于FinFET元件的立体结构增加了栅极与鳍片状的硅基体的接触面积，因此可增加栅极对于通道区域的载流子控制，从而降低小尺寸元件面临的由源极引发的能带降低(drain induced barrier lowering，DIBL)效应以及短通道效应(short channel effect)。此外，由于FinFET元件中同样长度的栅极具有更大的通道宽度，因此可获得加倍的漏极驱动电流。

虽然FinFET元件可获得较高的漏极驱动电流，但FinFET元件仍然面对许多待解决的问题。举例来说，FinFET元件的鳍片结构因具有纤长的轮廓特征，所以非常容易受到物理性或电性的外力影响，甚或因上述外力导致毁损。是以，FinFET元件的鳍片结构一直都需要有效的保护结构。

发明内容

因此，本发明的一目的在于提供一包含半导体元件以及可有效保护该半导体元件的整合装置。

为达上述目的，本发明提供一种半导体整合装置，该半导体整合装置包含有一基底、多个主动鳍片(active fin)、以及多个第一保护鳍片(protecting fin)。该基底上至少定义有一主动区域，该多个主动鳍片设置于该主动区域内，而该多个第一保护鳍片环绕该主动区域，且该多个主动鳍片与该多个第一保护鳍片皆沿一第一方向延伸。

本发明另提供一种半导体整合装置，该半导体整合装置包含有一基底、多个主动鳍片、以及多个保护鳍片框(protecting fin frame)。该基底上至少定义有一主动区域，该多个主动鳍片设置于该主动区域内，而该多个保护鳍片框环绕该主动区域。

根据本发明所提供的半导体整合装置，于该主动区域内设置用以建构半导体元件的该多个主动鳍片，同时于该主动区域外设置环绕该主动区域的该多个第一保护鳍片或该多个保护鳍片框。通过该多个第一保护鳍片与该多个保护鳍片框的设置，可避免该主动区域内纤长的该多个主动鳍片受到物理性或电性的外力影响。

附图说明

图1至图4为本发明所提供的一种半导体整合装置的第一较佳实施例的示意图；

图5为第一较佳实施例的一变化型的示意图；

图6为本发明所提供的一种半导体整合装置的第二较佳实施例的示意图；

图7为第二较佳实施例的一变化型的示意图；