[发明专利]具有内建加强层的凹穴基板的制造方法有效
申请号: | 201310234434.3 | 申请日: | 2013-06-13 |
公开(公告)号: | CN103515247A | 公开(公告)日: | 2014-01-15 |
发明(设计)人: | 林文强;王家忠 | 申请(专利权)人: | 钰桥半导体股份有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 汤保平 |
地址: | 中国台湾台北*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 加强 凹穴基板 制造 方法 | ||
技术领域
本发明是关于一种制造凹穴基板的方法,尤指一种制造由内建凹穴显露具有一或多个电性连接点的凹穴基板的方法。
背景技术
近年来,电子装置的趋势,如行动上网装置(MIDs)、多媒体装置及笔记本电脑的需求是为更快、更轻的设计。于一般信号的频带中,电路路径越短,信号完整性越佳。因此,为了促进电子装置的信号传导特性,必须降低层间连接区的尺寸,如基板中微孔和被覆穿孔(PTH)的直径。一般在芯覆铜箔层压板中的被覆穿孔是经由机械式CNC钻孔机所形成,而为了增加电线密度需减少被覆穿孔的直径,常有严重的技术限制且耗费较大。因此,用于封装基板的无芯基板可使装置具有较薄、较轻及较快的设计。然而,由于无芯板不具有提供所需挠曲刚性的核心层,与具有核心层的传统板相比,无芯板在热压下更容易受到弯曲变形问题影响。
Nakamura等人的美国专利案号7,164,198、Abe等人的美国专利案号7,400,035、Chia等人的美国专利案号7,582,961、及Lin等人的美国专利案号7,934,313揭露一种具有内建加强层的无芯封装基板,其通过蚀刻其上形成有增层电路的金属板的部分而形成。内建加强层定义出一凹穴,其作为附着半导体元件的区域。就此而言,虽然创造出一支撑平台可改善弯曲变形问题,蚀刻一厚金属块是过于费工、产量低、且可能有许多良率下降的问题,例如因过度蚀刻而导致边界线不易控制。
Higashi等人的美国专利案号8,108,993揭露一种形成内建加强层的方法,该方法是利用其上形成有增层电路的支撑基板。就此而言,在支撑基板上设置促进分离层,可使增层的层在完成无芯电路板后自支撑基板分离。由于该促进分离层,不论是热固化树脂或氧化物膜,在热或光处理下皆具有剥离性质,因此,在涂布及固化介电层时存在早期分层的高风险,由此可能导致严重的良率及可靠度议题。
综观现今可用于高I/O及高效能半导体装置的无芯基板的多种发展状态及其限制,目前亟需一种封装板,其可提供优异的信号完整性、在组装及操作时维持低弯曲变形程度、及低制备成本。
发明内容
本发明是有鉴于以上情况而开发,且目的是在于提供一种凹穴基板,其中的内建加强层可提供凹穴基板的机械性支撑,且自内建凹穴显露的电性连接点可提供由延伸进入该凹穴的电子设备的电性连接。
在一较佳的实施态样中,本发明提供了一种制造凹穴基板的方法,该凹穴基板包括一内建加强层以及具有自凹穴显露的电性接垫的增层电路。制造该凹穴基板的方法可包括:提供一牺牲载板以及自该牺牲载板朝一第一垂直方向延伸的一电性接垫;提供一介电层,其于该第一垂直方向覆盖该牺牲载板及该电性接垫;移除该牺牲载板的一选定部分,且该牺牲载板的一剩余部分于与该第一垂直方向相反的一第二垂直方向覆盖该电性接垫以及一预计形成一凹穴的预定区域;使一加强层于该第二垂直方向附着至该介电层,此步骤包括使该牺牲载板的该剩余部分对准该加强层的一通孔;形成一增层电路,其于该第一垂直方向覆盖该牺牲载板以及该电性接垫,且该增层电路是与该电性接垫电性连结;以及移除该牺牲载板的该剩余部分以形成该凹穴,并自该凹穴的一封闭端,于该第二垂直方向显露该电性接垫以及部分的该增层电路,其中该加强层是侧向覆盖并环绕该凹穴,且该凹穴面朝该第二垂直方向。
于另一较佳的实施态样中,本发明提供了一种制造凹穴基板的方法,该凹穴基板包括一内建加强层以及一增层电路,其由凹穴显露部分的增层电路。制造该凹穴基板的方法包括:提供一牺牲载板;提供一介电层,其是于一第一垂直方向覆盖该牺牲载板;移除该牺牲载板的一选定部分,且该牺牲载板的一剩余部分于与该第一垂直方向相反的一第二垂直方向覆盖一预计形成一凹穴的预定区域;使一加强层于该第二垂直方向附着至该介电层,此步骤包括使该牺牲载板的该剩余部分对准该加强层的一通孔;形成一增层电路,其是由该第一垂直方向覆盖该牺牲载板;以及移除该牺牲载板的该剩余部分以形成该凹穴,并自该凹穴的一封闭端,于该第二垂直方向显露部分的该增层电路,其中该加强层是侧向覆盖并环绕该凹穴,且该凹穴面朝该第二垂直方向。根据此较佳实施态样,显露部分的增层电路的步骤可包括显露一或多个该增层电路的导电盲孔。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于钰桥半导体股份有限公司,未经钰桥半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310234434.3/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造