[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，尤其涉及具备元件分离用的沟道结构的半导体装置及其制造方法。

背景技术

提出了各种具备元件分离用的沟道结构的半导体装置。

专利文献1：日本特开2009－164609号公报

专利文献2：日本特开2003－303830号公报

专利文献3：日本特开2001－199191号公报

本发明者们专心研究具备这样的元件分离用的沟道结构的半导体装置的结果，发现了以下问题。即，发现了若使元件分离用的沟道结构二维集合地进行配置，则在与集合配置的沟道结构邻接的沟道中产生裂缝的问题。

发明内容

本发明的主要目的在于提供能够防止在与集合配置的元件分离用沟道结构邻接的沟道中产生裂缝的半导体装置及其制造方法。

根据本发明的一实施方式，提供半导体装置，其具备半导体基板、相互分离地形成于上述半导体基板的一主面的第1元件分离用沟道以及第2元件分离用沟道、形成于上述第1元件分离用沟道内的第1绝缘物、被上述第1元件分离用沟道围起的多个第1元件形成区域、形成于上述第1元件形成区域的第1半导体元件、形成于上述第2元件分离用沟道内的第2绝缘物、被上述第2元件分离用沟道围起的第2元件形成区域、形成于上述第2元件形成区域的第2半导体元件、形成于上述第1元件分离用沟道和上述第2元件分离用沟道之间的应力缓和结构。

另外，根据本发明的其他实施方式，提供半导体装置，其具备半导体基板、相互分离地形成于上述半导体基板的一主面的第1元件分离用沟道以及第2元件分离用沟道、形成于上述第1元件分离用沟道内的第1绝缘物、被上述第1元件分离用沟道围起的多个第1元件形成区域、形成于上述第1元件形成区域的第1半导体元件、形成于上述第2元件分离用沟道内的第2绝缘物、被上述第2元件分离用沟道围起的第2元件形成区域、形成于上述第2元件形成区域的第2半导体元件，上述第2元件分离用沟道具备相对于与从上述第1元件分离用沟道朝向上述第2元件分离用沟道的方向垂直的方向倾斜角度θ（0°＜θ＜90°）且形成于上述一主面的沟道。

根据本发明的又一实施方式，提供半导体装置的制造方法，具备：将结构体形成于半导体基板的一主面的工序，该结构体具备相互分离的第1元件分离用沟道以及第2元件分离用沟道、形成于上述第1元件分离用沟道内的第1绝缘物、被上述第1元件分离用沟道围起的多个第1元件形成区域、形成于上述第2元件分离用沟道内的第2绝缘物、被上述第2元件分离用沟道围起的第2元件形成区域、形成于上述第1元件分离用沟道和上述第2元件分离用沟道之间的应力缓和结构；然后，在上述第1元件形成区域形成第1半导体元件，在上述第2元件形成区域形成第2半导体元件的工序。

根据本发明，提供能够防止与集合配置的元件分离用沟道结构邻接的沟道产生裂缝的半导体装置及其制造方法。

附图说明

图1是用于说明本发明的第1～第4实施方式的半导体装置的概略俯视图。

图2是图1的概略部分放大图。

图3是图2的A部的概略部分放大图。

图4是图2的BB线概略剖视图。

图5是用于说明用于比较的半导体装置的问题的概略俯视图。

图6是用于说明本发明的第2实施方式的半导体装置的概略部分放大俯视图。

图7是图6的CC线概略剖视图。

图8是用于说明本发明的第3实施方式的半导体装置的概略部分放大俯视图。

图9是图8的CC线概略剖视图。

图10是用于说明本发明的第4实施方式的半导体装置的概略部分放大俯视图。

图11是图10的CC线概略剖视图。

图12是用于说明本发明的第5实施方式的半导体装置的概略部分放大俯视图。

图13是用于说明在本发明的第1～第4实施方式的半导体装置中，适合形成于元件形成区域的双极晶体管的概略剖视图。

图14是用于说明在本发明的第1～第5实施方式的半导体装置中，适合形成于元件形成区域的MOS晶体管的概略剖视图。

具体实施方式

以下，参照附图对本发明的优选实施方式进行说明。