[发明专利]具有集成电磁干扰屏蔽的集成电路堆叠

说明书

技术领域

本发明大体上涉及半导体处理。更特定来说，本发明的实例涉及堆叠集成电路系统的半导体处理。

背景技术

随着集成电路技术继续进步，不断努力增加性能及密度、改进形状因数及减少成本。实施堆叠三维集成电路已成为设计者有时用来实现这些益处的一种方法。具有非常精确的对准的晶片接合的进步使得以晶片级制造堆叠芯片成为可能。可能的应用可包括接合到存储器、图像传感器等等的逻辑芯片接合。这提供较小的形状因数、较高的性能及较低的成本的优势。

实施堆叠三维互补金属氧化物半导体(“CMOS”)图像传感器(其继续变得更小且更快)时的关键挑战涉及在堆叠三维集成电路之间的切换噪声。切换噪声可与以贯穿硅通孔(“TSV”)技术封装的图像传感器具有特定关系。使用此类封装，将许多迹线或信号线布局在所述封装的底侧上。这些迹线通常将外周长上的通孔连接到内区域中的焊接球(引脚)。在传感器操作期间，如果引脚在高低状态之间快速切换，且其对应迹线在图像传感器(例如，像素阵列)的敏感部分下方延伸，那么切换噪声可耦合到图像传感器电路中。此耦合噪声可使质量降级或增加输出图像数据中的噪声。由引脚引起的噪声取决于迹线的位置、图像传感器下方的延伸长度、切换的频率及迹线中的电流。然而，从这些迹线发出的噪声可影响图像传感器的一部分且甚至潜在地影响整个图像传感器。

发明内容

本发明的一个方面涉及一种集成电路系统，其包含：第一装置晶片，其具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层，其中所述第一装置晶片的所述第一金属层氧化物的前侧在所述第一金属层氧化物与所述第二金属层氧化物之间的接合界面处接合到所述第二装置晶片的所述第二金属层氧化物的前侧；导电路径，其将所述第一导体耦合到所述第二导体，其中所述导电路径形成在蚀刻在所述第一导体与所述第二导体之间且从所述第二装置晶片的背侧蚀刻通过所述接合界面且蚀刻通过所述第二半导体层的腔中；及第一金属电磁干扰(EMI)屏蔽，其安置在所述第一金属氧化物层与第二金属层氧化物层中的一者中，其中所述第一EMI屏蔽包括在所述第一金属氧化物层与所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中。

另一方面涉及一种集成电路系统，其包含：第一装置晶片，其具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层；第一金属电磁干扰(EMI)屏蔽，其安置在所述第一金属氧化物层中，其中所述第一EMI屏蔽定位在所述第一装置晶片的所述第一金属层氧化物的前侧处；及第二金属EMI屏蔽，其安置在所述第二金属层氧化物层中，其中所述第二EMI屏蔽定位在所述第二装置晶片的所述第二金属层氧化物的前侧处，其中所述第一装置晶片的所述第一金属层氧化物的所述前侧在接合界面处接合到所述第二装置晶片的所述第二金属层氧化物的所述前侧，使得所述第一EMI屏蔽以金属到金属接合界面接合到所述第二EMI屏蔽。

本发明的又另一方面涉及一种成像系统，其包含：像素阵列，其具有多个图像传感器像素，其中所述像素阵列包括在集成电路系统中，所述集成电路系统包括：第一装置晶片，其具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层；第二装置晶片，其具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层，其中所述第一装置晶片的所述第一金属层氧化物的前侧在所述第一金属层氧化物与所述第二金属层氧化物之间的接合界面处接合到所述第二装置晶片的所述第二金属层氧化物的前侧；导电路径，其将所述第一导体耦合到所述第二导体，其中所述导电路径形成在蚀刻在所述第一导体与所述第二导体之间且从所述第二装置晶片的背侧蚀刻通过所述接合界面且蚀刻通过所述第二半导体层的腔中；及第一金属电磁干扰(EMI)屏蔽，其安置在所述第一金属氧化物层及第二金属层氧化物层中的一者中，其中所述第一EMI屏蔽包括在所述第一金属氧化物层及所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中；控制电路，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从所述多个图像传感器像素读出图像数据。

附图说明

参考以下图式描述本发明的非限制性且非穷举性实例，其中相同参考数字在所有各种视图中指代相同部件，除非另有指示。

图1为说明在实例集成电路系统中一起堆叠且接合的第一及第二装置晶片的实例的横截面图。