[发明专利]具有集成电磁干扰屏蔽的集成电路堆叠

权利要求书

1.一种集成电路系统，其包含：

第一装置晶片，其具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层；

第二装置晶片，其具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层，其中所述第一装置晶片的所述第一金属层氧化物的前侧在所述第一金属层氧化物与所述第二金属层氧化物之间的接合界面处接合到所述第二装置晶片的所述第二金属层氧化物的前侧；

导电路径，其将所述第一导体耦合到所述第二导体，其中所述导电路径形成在蚀刻在所述第一导体与所述第二导体之间且从所述第二装置晶片的背侧蚀刻通过所述接合界面且蚀刻通过所述第二半导体层的腔中；及

第一金属电磁干扰EMI屏蔽，其安置在所述第一金属氧化物层与第二金属层氧化物层中的一者中，其中所述第一EMI屏蔽包括在所述第一金属氧化物层与所述第二金属层氧化物层中的所述一者的最接近所述接合界面的金属层中。

2.根据权利要求1所述的集成电路系统，其中所述接合界面包含所述第一金属层氧化物与所述第二金属层氧化物之间的氧化物到氧化物接合界面。

3.根据权利要求1所述的集成电路系统，其中所述接合界面包含所述第一EMI屏蔽与所述第一金属氧化物层及第二金属层氧化物层中的所述一者的另一者之间的氧化物到金属接合界面。

4.根据权利要求1所述的集成电路系统，其进一步包含安置在所述第一金属氧化物层及第二金属层氧化物层中的另一者中的第二金属EMI屏蔽，其中所述第二EMI屏蔽包括在所述第一金属氧化物层及第二金属层氧化物层中的所述另一者的最接近所述接合界面的金属层中。

5.根据权利要求4所述的集成电路系统，其中所述接合界面包括所述第一金属EMI屏蔽与所述第二金属EMI屏蔽之间的金属到金属接合界面。

6.根据权利要求1所述的集成电路系统，其中所述第一金属EMI屏蔽包含实心金属片。

7.根据权利要求1所述的集成电路系统，其中所述第一金属EMI屏蔽包含金属栅格。

8.根据权利要求7所述的集成电路系统，其中所述金属栅格中的开口实质上小于产生在所述集成电路系统内的电磁干扰的波长。

9.根据权利要求1所述的集成电路系统，其中所述导电路径通过界定在所述第二导体中的孔而形成。

10.根据权利要求1所述的集成电路系统，其中所述第一装置晶片及第二装置晶片中的一者包含成像器芯片且所述第一装置晶片及第二装置晶片中的另一者包含处理芯片。

11.根据权利要求1所述的集成电路系统，其中所述第一EMI屏蔽耦合到所述第一导体。

12.一种集成电路系统，其包含：

第一装置晶片，其具有接近包括安置在第一金属层氧化物内的第一导体的第一金属层的第一半导体层；

第二装置晶片，其具有接近包括安置在第二金属层氧化物内的第二导体的第二金属层的第二半导体层；

第一金属电磁干扰EMI屏蔽，其安置在所述第一金属氧化物层中，其中所述第一EMI屏蔽定位在所述第一装置晶片的所述第一金属层氧化物的前侧处；及

第二金属EMI屏蔽，其安置在所述第二金属层氧化物层中，其中所述第二EMI屏蔽定位在所述第二装置晶片的所述第二金属层氧化物的前侧处，其中所述第一装置晶片的所述第一金属层氧化物的所述前侧在接合界面处接合到所述第二装置晶片的所述第二金属层氧化物的所述前侧，使得所述第一EMI屏蔽以金属到金属接合界面接合到所述第二EMI屏蔽。

13.根据权利要求12所述的集成电路系统，其进一步包含将所述第一导体耦合到所述第二导体的导电路径，其中所述导电路径形成在蚀刻在所述第一导体与所述第二导体之间且从所述第二装置晶片的背侧蚀刻通过所述接合界面且蚀刻通过所述第二半导体层的腔中。

14.根据权利要求12所述的集成电路系统，其中所述第一导体定位在所述第一装置晶片的所述第一金属层氧化物的所述前侧处且其中所述第二导体定位在所述第二装置晶片的所述第二金属层氧化物的所述前侧处，其中所述第一导体以所述金属到金属接合界面接合到所述第二导体。

15.根据权利要求12所述的集成电路系统，其中所述第一及第二金属EMI屏蔽包含实心金属片。