[发明专利]裸片堆叠系统及装置有效
申请号: | 201310219251.4 | 申请日: | 2008-05-16 |
公开(公告)号: | CN103296015B | 公开(公告)日: | 2017-04-26 |
发明(设计)人: | 亨利·桑切斯;拉克西米纳拉扬·夏尔马 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H01L25/065 | 分类号: | H01L25/065;H01L23/488 |
代理公司: | 北京律盟知识产权代理有限责任公司11287 | 代理人: | 刘国伟 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 堆叠 系统 装置 | ||
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2008年5月16日、申请号为200880016035.7、发明名称为“裸片堆叠系统及装置”的发明专利申请案。
技术领域
本发明大体上涉及裸片堆叠。
背景技术
技术进步已产生更小且更强大的计算装置。举例来说,当前存在多种便携式个人计算装置,包括无线计算装置,例如便携式无线电话、个人数字助理(PDA)及寻呼装置,其体积小、重量轻且易于由用户携带。更明确地说,例如蜂窝式电话及因特网协议(IP)电话的便携式无线电话可经由无线网络传达语音及数据包。另外,许多此种无线电话包括并入于其中的其它类型的装置。举例来说,无线电话还可包括数字静态相机、数字视频相机、数字记录机及音频文件播放器。同样,无线电话可处理可用以接入因特网的可执行指令,所述指令包括例如网页浏览器应用程序的软件应用程序。因此,这些无线电话可包括重要计算能力。
通常,此种装置的计算能力可由多个半导体装置提供,其中每一半导体装置包括具有专门电路的裸片。例如具有调制解调器电路的裸片及具有通信电路的裸片的两个或两个以上裸片可在封装中堆叠于衬底上。堆叠裸片的一个典型方法在主裸片(host die)与堆叠裸片之间使用导电间隔物层。导电间隔物层电连接到堆叠裸片的底部,但由于在主裸片的表面上的保护钝化层而不电连接到主裸片的顶部。使用线接合在封装衬底上将堆叠裸片、导电间隔物层及主裸片连接到导电垫。然而,此堆叠方法由于增加的装配过程步骤及封装成本而可为困难且昂贵的。另外,例如在硅间隔物上的导电铝表面层的典型间隔物材料并不良好地固定到例如裸片附着材料及模制化合物的封装材料。
发明内容
在特定实施例中,揭示一种半导体装置。半导体装置包括具有表面的第一裸片,所述表面包括钝化区域、至少一个导电接合垫区域及大导电区域。举例来说,大导电区域可为至少10,000平方微米。
在另一实施例中,揭示一种裸片堆叠系统,其包括具有表面的第一裸片,所述表面包括钝化区域、至少一个导电接合垫区域及导电堆叠裸片容纳区域。导电堆叠裸片容纳区域经定尺寸以容纳至少第二裸片。
在另一实施例中,一种装置包括第一裸片。第一裸片具有表面,所述表面包括钝化区域、至少一个导电接合垫区域及导电裸片容纳区域,所述导电裸片容纳区域经定尺寸以容纳待耦合到第二裸片的至少一个导电耦合元件。
在另一实施例中,揭示一种包括多个半导体装置的封装。封装包括具有表面的第一裸片,所述表面包括钝化区域、至少一个导电接合垫区域、至少10,000平方微米的第一大导电区域及至少10,000平方微米的第二大导电区域。封装还包括与第一大导电区域的至少一部分接触的第二裸片。封装进一步包括与第二大导电区域的至少一部分接触的第三裸片。
在另一实施例中,揭示一种系统,其包括倒装芯片安装的装置,所述倒装芯片安装的装置包括耦合到第二裸片的第一裸片。系统还包括耦合到第二裸片的第三裸片。第三裸片具有表面,所述表面包括钝化区域、至少一个导电接合垫区域及经定尺寸以容纳至少第四裸片的导电堆叠裸片容纳区域。
由所揭示的实施例提供的一个特定优点为通过在裸片堆叠中消除间隔物层而减小了封装尺寸且降低了制造成本。通过归因于堆叠裸片之间的热导性的改进热散逸而提供另一优点。通过无需线接合的在堆叠裸片之间的电连接提供另一优点。
在审阅整个申请案之后,本发明的其它方面、优点及特征将变得显而易见,整个申请案包括以下部分:附图说明、实施方式及权利要求书。
附图说明
图1为裸片堆叠系统的第一说明性实施例的俯视图;
图2为图1的裸片堆叠系统沿线2-2的横截面图;
图3为裸片堆叠系统的第二说明性实施例的俯视图;
图4为图3的裸片堆叠系统沿线4-4的横截面图;
图5为裸片堆叠系统的第三说明性实施例的俯视图;
图6为图5的裸片堆叠系统沿线5-5的横截面图;及
图7为包括堆叠裸片的通信装置的框图。
具体实施方式
参考图1,其描绘裸片堆叠系统的第一说明性实施例的俯视图且大体上表示为100。系统100包括经由线接合(例如代表性线接合120)耦合到第一裸片102的半导体装置封装衬底101。第一裸片102具有表面,所述表面包括钝化区域104、例如代表性接合垫区域106的导电接合垫区域、第一导电堆叠裸片容纳区域108及第二导电堆叠裸片容纳区域110。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310219251.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:薄膜晶体管阵列基板及其制造方法
- 下一篇:封装结构、基板结构及其制法
- 同类专利
- 专利分类