[发明专利]多端口存储器系统和用于多端口存储器的写电路和读电路

说明书

技术领域

本发明总体上涉及数据存储领域，具体地涉及多端口存储器。

背景技术

存储器的功耗主要由三个部分组成。一是动态功耗，即电容充放电所消耗的功耗。二是短路功耗，即N/P型晶体管同时导通时所消耗的功耗。三是MOS管泄漏电流所引起的静态功耗。在三种功耗中动态功耗所占比重最大。另外，因为存储器中位线连接许多存储单元，所以位线的电容负载很大。因此，位线充放电所引起的动态功耗相应很大。

例如，对于静态随机存取存储器，读操作使得每对位线中的一条位线部分放电，而写操作使得每对位线中的一条位线完全放电。典型地存储器中的写操作比读操作消耗更多的功耗。通常字线的功耗对于读操作和写操作是固定的。位线充电/放电消耗了存储器的很大一部分功耗。

静态随机存取存储器的常规动态写操作包括三个步骤：1）将列中的一条位线完全放电到低电位，诸如“地”；2）写数据到目标单元中；3）再次将经放电的位线预充电到高电位，诸如“Vdd”。这三个步骤不依赖于正在写的数据，并且每个写周期都消耗功率来对位线进行预充电。

由于存储器的上述特点，在存储器的写操作期间消耗了大量的功率。因此，需要提供一种可以降低存储器的功耗的写电路和读电路、以及低功耗存储器以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决上述问题，本发明公开了一种用于多端口存储器的写电路，包括数据总线反转（DBI）电路和用于写的静态输入输出（I/O）电路。DBI电路配置为对输入数据进行编码，输出经编码的数据至用于写的静态I/O电路，并且输出至少一个编码标志位经由附加的I/O电路至多端口存储器的编码标志位存储单元，用于指示输入数据的编码状态。用于写的静态I/O电路包括多个I/O位片电路，其中每个I/O位片电路连接到多端口存储器的对应的存储单元的一对位线，并配置为根据从DBI电路所接收的经编码的数据的待写位写对应的存储单元，其中对于对应的存储单元，仅在两个连续的写周期内待写位不同的情况中，位线上的电位才改变。

在本发明的一个可选实施方式中，每个I/O位片电路包括连接在一对位线的第一位线和DBI电路之间的偶数个串联的反相器，以及连接在一对位线的第二位线和DBI电路之间的奇数个串联的反相器。

可选地，偶数个串联的反相器中的一个包括第一使能端，以及奇数个串联的反相器中的一个包括第二使能端，其中当第一使能端和第二使能端的输入信号为低电平时，对应的位线由待写位驱动。

在本发明的一个可选实施方式中，DBI电路包括判决电路、写多路复用器和数据缓存电路。判决电路配置为将当前写周期的输入数据和先前写周期的经编码的数据进行比较，以设置并输出编码标志位至写多路复用器和编码标志位存储单元。写多路复用器配置为接收当前写周期的输入数据，并且根据编码标志位来反转当前写周期的输入数据并输出经处理的数据，或直接输出当前写周期的输入数据作为经处理的数据。数据缓存电路配置为接收并缓存经处理的数据，并输出经缓存的数据作为经编码的数据至判决电路和用于写的静态I/O电路。

在本发明的一个可选实施方式中，判决电路进一步包括逻辑电路、计数器和比较器。逻辑电路包括与输入数据的位数相同数目的异或门，用于对当前写周期的输入数据和先前写周期的经编码的数据进行异或。计数器配置为根据异或结果来对当前写周期的输入数据和先前写周期的经编码的数据中具有不同数据值的位数进行计数。比较器配置为通过将所计数的数目与输入数据的位数的1/2进行比较来设置并输出编码标志位至写多路复用器和编码标志位存储单元。

可选地，附加的I/O电路与用于写的静态I/O电路结构不同。

可选地，每个编码标志位指示输入数据中的256位、128位或64位的编码状态。

可选地，DBI电路设置为独立的组件或者集成到多端口存储器中。

根据本发明另一方面，还提供了一种用于多端口存储器的读电路，包括用于读的I/O电路和读多路复用器。用于读的I/O电路配置为从多端口存储器的存储单元读取数据和用于指示读取数据的编码状态的编码标志位，并将所读取的数据和所读取的编码标志位传送至读多路复用器。读多路复用器配置为接收所传送的数据，并根据所传送的编码标志位来反转所传送的数据并输出经解码的数据，或直接输出所传送的数据作为经解码的数据。