[发明专利]模数转换器前端电路

说明书

技术领域

本发明属于模数转换技术领域，具体涉及一种模数转换器前端电路。

背景技术

随着新一代无线通信技术的飞速发展，系统对模数转换器的功耗和信息处理能力提出了更高的要求。因此，高速、高精度和低功耗成为ADC（Analog-to-Digital Converter，模数转换器）发展的主要趋势，综合考虑这三种因素，流水线结构成为最优选择。传统的流水线ADC主要由输入采样保持放大器、级转换电路、时钟电路和参考电路等部分组成。其中，输入采样保持放大器处在模拟信号处理的第一级，其功耗约占整体电路的20%～30%左右，其噪声和失真会无衰减地等效到输入端，因此为了减小功耗和降低噪声，设计者通常采用无输入采样保持放大器SHA-LESS（Sample and Hold Amplifier）的系统架构。但是，去掉输入采样保持放大器后，第一级转换电路中的MDAC（Multiplying Digital-to-Analog Converter，乘法数模转换器）和子ADC将直接对快速变化的输入电压进行采样。一旦这两条信号路径存在失配，就会造成采样后的信号不一致，两者之间的电压差称为孔径误差。而且随着输入电压频率的增加，孔径误差会逐渐加大，最终会导致第一级转换电路所输出的余差电压超出后级电路的量程范围，进而出现功能性错误。

传统的无输入采样保持放大器结构中，其直接连接输入信号的前端电路，即第一级转换电路的电路与控制时序的设计，主要有图1和图4所示的两种。

如图1所示为级转换电路的电路设计图，如图2所示为图1所示的对应的两种控制时钟时序图。级电路在第一时钟相CK1a、第三时钟相CK1c和第四时钟相CK2a控制下工作。在图2中，当第一时钟相CK1a和第二时钟相CK1b为高时，第一时钟相CK1a和第二时钟相CK1b控制的开关导通，MDAC和子ADC同时对输入电压进行跟踪，采样电容分别为MDAC中的第一电容Cs1和第二电容Cs2，以及子ADC中的第三电容Ccmp，三个电容的顶板接地，底板接输入电压。此时，输入电压在MDAC和子ADC中的信号通路均为由开关导通电阻和电容所构成的无源RC跟踪通路，在设计上，只要保证这两条通路的开关与电容的等比例匹配，即保证它们的时间常数一样，就可以控制孔径误差，保证宽带输入性能。在第二时钟相CK1b的下降沿，第一电容Cs1、第二电容Cs2和第三电容Ccmp的顶板接地开关同时断开，MDAC和子ADC同时完成对输入电压的采样。在采样完成之后，MDAC不能立刻进入放大相，原因是它在放大相中的工作需要子ADC的A/D转换结果信息，而子ADC在完成采样之后，还需要经过电压求差、预放大、以及锁存等步骤，才能完成A/D转换。此时钟方案采用的电路为如图3所示的静态比较器图，其预放大器具有一定带宽，因此，在MDAC的采样相即第一时钟相CK1a，与放大相即第四时钟相CK2a之间，需要插入一个第三时钟相CK1c，为电压求差和预放大器提供建立时间，从而完成子ADC的A/D转换。当第三时钟相CK1c为高时，第三电容Ccmp的底板接到阈值电压上，第三电容Ccmp的顶板上得到采样输入电压与阈值电压的差，图1为了简要说明电路工作原理而将电路以单端形式来表示，实际电路为差分结构，因而这个电压差也为差分电压，它通过VIP，VIN接到预放大器输入管第一NMOS管NM1和第二NMOS管NM2，此时比较器处于工作状态，第一NMOS管NM1和第二NMOS管NM2导通，预放大器中存在直流通路，节点VON1和VOP1的电压差增大。在第三时钟相CK1c的下降沿，比较器中的锁存器Latch开始工作，对预放大器的输出VOP1和VON1进行正反馈放大，得到比较结果，即子ADC得到A/D转换结果。当第四时钟相CK2a为高时，MDAC处于放大相，第一电容Cs1的底板接放大器输出端，第二电容Cs2的底板则根据子ADC的A/D转换结果接到参考电压V_rpV_rn三者之一上，形成闭环负反馈放大器，放大器输出端产生余差电压V_out。由上述工作过程与控制时序可以看到，尽管这种传统的无输入采样保持放大器设计通过MDAC与子ADC对输入电压的同步匹配采样可以有效地控制孔径误差，但是在放大相与采样相之间，需要插入额外的第三时钟相CK1c，而且第三时钟相CK1c需要保持一定的时间，以保证比较器预放大器有足够的建立精度。第三时钟相CK1c时间长短由比较器所采用预放大器的带宽决定。为了插入第三时钟相CK1c，需要缩短采样相，即第一时钟相CK1a的时间，这对信号源的驱动能力提出了更高的要求，或者需要缩短放大相，即第四时钟相CK2a的时间，这会减小放大器的建立时间，影响转换速度。