[发明专利]结合有多种栅叠层组成的电路

权利要求书

1.一种形成集成电路的方法，所述方法包括：

接收具有第一器件区、第二器件区和第三器件区的衬底；

在所述第一器件区、所述第二器件区以及所述第三器件区中的每一个的至少一部分上方均形成第一界面层；

图案化所述第一界面层，所述第一界面层的图案化在所述第三器件区内限定第一栅叠层；

在所述第二器件区的至少一部分上方形成第二界面层；

图案化所述第二界面层，所述第二界面层的图案化在所述第二器件区内限定第二栅叠层；以及

在所述第一器件区的至少一部分上方形成第三界面层，所述第三界面层的形成在所述第一器件区内限定第三栅叠层，

其中，所述第三界面层的组成成分不同于所述第一界面层和所述第二界面层中的每一个的组成成分，

其中，所述第一栅叠层的高度、所述第二栅叠层的高度和所述第三栅叠层的高度相同。

2.根据权利要求1所述的形成集成电路的方法，其中，所述第二界面层的图案化从所述第一器件区中去除所述第二界面层的一部分。

3.根据权利要求1所述的形成集成电路的方法，其中，所述第一界面层的图案化没有从所述第一器件区中完全去除所述第一界面层。

4.根据权利要求1所述的形成集成电路的方法，其中，所述第一界面层、所述第二界面层以及所述第三界面层在厚度是不同的。

5.根据权利要求1所述的形成集成电路的方法，其中，形成所述第一界面层制造了包括氧化硅的所述第一界面层。

6.根据权利要求1所述的形成集成电路的方法，进一步包括：在所述第一器件区、所述第二器件区以及所述第三器件区内的每个栅叠层上方均形成介电层。

7.根据权利要求6所述的形成集成电路的方法，其中，在所述第一器件区、所述第二器件区以及所述第三器件区内的栅叠层上方所形成的所述介电层在各个位置处均具有相等的厚度和相同的组成。

8.根据权利要求6所述的形成集成电路的方法，其中，所述介电层包括高k介电材料。

9.一种形成集成电路的方法，所述方法包括：

接收衬底，在所述衬底上限定有第一区域、第二区域以及第三区域；

在所述第一区域、所述第二区域以及所述第三区域的上方形成第一界面层；

蚀刻所述第一界面层，以从所述第一区域中去除所述第一界面层的一部分并且从所述第二区域中去除所述第一界面层的一部分，其中，蚀刻所述第一界面层在所述第三区域内限定第一栅叠层，其中，所述第一栅叠层具有第一叠层高度并且包括：

所述第一界面层，具有第一厚度，

第一介电层，位于所述第一界面层上，

第一保护层，位于所述第一介电层上，以及

第一栅电极层，位于所述第一保护层上方；

在蚀刻所述第一界面层之后，在所述第二区域的至少一部分上方形成第二界面层；

蚀刻所述第二界面层，以在所述第二区域内限定第二栅叠层，其中，所述第二栅叠层具有所述第一栅叠层高度并且包括：

所述第二界面层，具有第二厚度，

第二介电层，位于所述第二界面层上，

第二保护层，位于所述第二介电层上，以及

第二栅电极层，位于所述第二保护层上方；以及

在蚀刻所述第二界面层之后，在所述衬底上的所述第一区域的至少一部分上方形成第三界面层，以在所述第一区域内限定第三栅叠层，其中，所述第三栅叠层具有所述第一栅叠层高度并且包括：

所述第三界面层，具有第三厚度，

第三介电层，位于所述第三界面层上，

第三保护层，位于所述第三介电层上，以及

第三栅电极层，位于所述第三保护层上方，

其中，所述第一厚度大于所述第二厚度并且所述第二厚度大于所述第三厚度。

10.根据权利要求9所述的形成集成电路的方法，其中，蚀刻所述第一界面层从所述第一区域中完全去除所述第一界面层。

11.根据权利要求9所述的形成集成电路的方法，其中，所述第一界面层、所述第二界面层以及所述第三界面层在界面材料方面是不同的。

12.根据权利要求9所述的形成集成电路的方法，其中，形成所述第一界面层制造了包括氧化硅的所述第一界面层。