[发明专利]半导体存储器器件和存储器基元电压施加方法

说明书

本申请是申请日为2008年9月9日、申请号为200880119865.2、发明名称为“半导体存储器器件和存储器基元电压施加方法”的申请的分案申请。

技术领域

本发明涉及半导体存储器器件，更具体而言，涉及用于在半导体存储器器件中补偿存储器基元中的电压降的结构及其方法。

背景技术

高度集成和精细构图的半导体集成电路需要在更小的区域中以更高的密度形成部件。特别地，在半导体存储器中，一个重要课题为在更小的区域中以更高的密度形成部件以使位单价的价格更低。

然而，即使在现有技术的多值NAND闪速存储器或最低成本存储器中，伴随着制造比例尺的减小而发生的加工困难和对场效应晶体管的限制使得难以比现在更多地降低成本。

另一方面，以更高的密度制造存储器部件的方法可以提供具有三维类型结构的存储器基元（memory cell），该存储器基元不使用场效应晶体管。这样的存储器基元可以包括能够沿两个方向限制电流的二极管或非欧姆部件以及诸如相变存储器、电阻可变存储器以及电导桥（conductance bridge）存储器的存储器部件。

然而，在三维类型的基元中，字线或位线的电阻伴随着比例尺的减小而增加并引起电压降。结果，作为一个大的问题，不能将精确的工作电压施加到所有存储器基元。因此，不能将最小基元阵列单位制造得更大，从而几乎不能减小芯片尺寸。

因此，存在对补偿存储器基元中的电压降的变化的技术的需求（例如，专利文件1）。

[专利文件1]美国专利6,480,438

发明内容

技术问题

本发明的一个目的为提供一种其存储器基元中的电压降得到补偿的高可靠性半导体存储器器件。

技术方案

在一个方面中，本发明提供一种半导体存储器器件，包括：多个平行的字线；多个平行的位线，其被形成为与所述多个字线相交；多个存储器基元，其被设置在所述字线与所述位线的交叉处，每一个存储器基元的一端连接到所述字线而另一端连接到所述位线；驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压；读出放大器（sense amplifier）电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据；以及位线驱动辅助电路，其操作为基于由所述读出放大器电路从所述存储器基元读出的数据而选择性地调整所述多个位线上的电势。

在另一方面中，本发明提供一种半导体存储器器件，包括：多个平行的字线；多个平行的位线，其被形成为与所述多个字线相交；多个存储器基元，其被设置在所述字线与所述位线的交叉处，每一个存储器基元包括可变电阻器和串联连接到所述可变电阻器的二极管，所述可变电阻器操作为将可逆设定的电阻存储为数据；驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压；读出放大器电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据；以及驱动辅助电路，其操作为基于由所述读出放大器电路从所述存储器基元读出的数据而选择性地调整线路上的电势，所述线路包括所述多个字线和位线中的任何一个。

在又一方面中，本发明提供一种存储器基元电压施加方法，其用于调整施加到存储器基元的电压，所述存储器基元被设置在多个平行的字线与多个平行的位线的交叉处，所述方法包括：将特定的电压施加到选择的字线以通过读出放大器电路读取与所述选择的字线相交的多个位线上的电势；在存储电路中存储由所述读出放大器电路读出的所述电势作为存储器基元上的信息；基于存储在所述存储电路中的所述信息通过驱动位线驱动辅助电路而选择性地将电压降补偿后的电压施加到所述多个位线，从而调整所述多个位线上的电势。

发明的效果

根据本发明，可以补偿存储器基元中的电压降，从而提供高可靠性的半导体存储器器件。

附图说明

图1为根据本发明的一个实施例的半导体存储器器件的框图；

图2为根据同一实施例的半导体存储器器件中的存储器基元阵列的一部分的透视图；

图3为沿I-I’线截取并从图2的箭头方向观察的截面视图；

图4为根据同一实施例的半导体存储器器件中的存储器基元阵列及其外围电路的电路图；

图5为示出了二值数据（binary data）情况下的存储器基元中的电阻分布和数据的图；

图6为波形图，其示出了同一实施例中的在数据写入时的选择信号/WS、BS以及写脉冲WP、BP；