[发明专利]比特失效模式统计方法及装置

说明书

技术领域

本发明涉及半导体产品的失效分析领域，特别涉及一种比特失效模式统计方法及装置。

背景技术

对于存储器（Memory）的制造而言，主要包括生产和测试这两大过程，为了保证存储器产品能够正常运行，在生产完成后，必须进行测试。测试水平的高低对制造工艺进行直接反馈，并能够影响制造工艺的进步。

存储器产品芯片单元的测试结果可以输出每个比特（Bit）的详细失效地址，并且借助于一定的配套软件来抓出比特失效模式的形状。

由于工艺过程的缺陷有多种成因，从而会造成存储器失效的比特失效模式有多种多样，例如，SRAM存储器的比特失效模式通常有十多种。另外，每种比特失效模式对应了某些特定的工艺过程的缺陷或者工艺线上的粒子影响所致的缺陷，所以明确掌握每批产品上存储器芯片单元的比特失效模式及其比重就显得尤为重要。

传统的做法是依靠人工肉眼观察而数出每颗存储器芯片单元中有多少种比特失效模式和各种失效模式数量，这显然是一个即为繁琐的事情。有些公司目前借助Bitpower系统去分析测试出来的比特失效数据来获得存储器芯片单元比特失效模式及其失效比重的信息，但是Bitpower系统价格极为昂贵。

所以，怎样在没有Bitpower系统的条件下，依然能够快速准确地统计出存储器芯片单元的比特失效模式就显得十分重要。

发明内容

本发明提供了一种比特失效模式统计方法及装置，其目的在于采用低成本获得快速精确的比特失效模式的统计结果。

为解决上述技术问题，本发明提供一种比特失效模式统计方法，包括：

获取待处理存储器芯片单元的比特失效的原始数据；

利用Perl脚本分析所述原始数据；

输出比特失效模式结果。

可选的，对于所述的比特失效模式统计方法，所述比特失效模式结果包括比特失效模式密度和比特失效模式杀良率比重。

可选的，对于所述的比特失效模式统计方法，所述输出比特失效模式结果包括：采用excel处理所述比特失效结果。

可选的，对于所述的比特失效模式统计方法，所述比特失效模式包括单个比特、列方向两个比特、行方向两个比特、四个比特、位线、字线、两根位线、两根字线、交叉、团簇及块状失效模式中的一种或多种。

可选的，对于所述的比特失效模式统计方法，所述原始数据为一批晶圆的检测数据。

可选的，对于所述的比特失效模式统计方法，所述比特失效模式结果包括所述一批晶圆中各个晶圆的统计结果。

可选的，对于所述的比特失效模式统计方法，所述原始数据为多批晶圆的检测数据。

可选的，对于所述的比特失效模式统计方法，所述比特失效模式结果包括每批晶圆中各个晶圆的统计结果和不同批晶圆之间的统计结果。

可选的，对于所述的比特失效模式统计方法，所述不同批晶圆之间的统计结果包括前后批中某一失效模式的占有率的变化及是否有新的失效模式出现。

本发明提供一种比特失效模式统计装置，所述比特失效模式统计装置包括：

数据采集模块，用于获芯片单元的比特失效的原始数据；

数据统计分析模块：所述数据统计分析模块加载有Perl脚本；及

数据输出模块：用于输出比特失效模式结果。

与现有技术相比，在本发明提供的比特失效模式统计方法及装置中，将获取的待处理存储器芯片单元的比特失效的原始数据利用Perl脚本进行分析和计算，不仅极大的降低了生产成本，又能够快速的统计出每批产品的比特失效模式结果，从而直观的展现出何种比特失效模式对产品的良率有着较大的影响，也就能够直指工艺缺陷，有利于有目的的改善制造工艺。

附图说明

图1为本发明实施例的比特失效模式统计方法的流程图；

图2-1～图2-11为本发明实施例的多种比特失效模式的示意图；

图3为本发明实施例的比特失效模式统计方法获得的比特失效模式密度的图表；

图4为本发明实施例的比特失效模式统计方法获得的比特失效模式杀良率比重的图表。

具体实施方式

以下结合附图和具体实施例对本发明提供的比特失效模式统计方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，其为本发明实施例的流程图，在本实施例中，包括如下步骤：