[发明专利]输出缓冲器

说明书

技术领域

本发明涉及一种输出缓冲器，特别是涉及一种具有高电压容忍度的输出缓冲器。

背景技术

在现今高阶的互补式金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）工艺（例如28nm工艺）中，与现有的工艺（例如40nm工艺）比较起来，MOS晶体管的栅极氧化层崩溃电压（break-down voltage）以及击穿电压（punch-through voltage）较低。高电压元件无法以高阶工艺来制造。举例来说，3.3V元件无法以28nm工艺来制造。然而，一些不是以高阶工艺来制造的周遭元件或其他集成电路可能仍操作在高电压下，例如3.3V或2.5V。由这些周遭元件或其他集成电路所产生的信号可能具有高电压电平。当以28nm工艺来制造的MOS晶体管接收这些信号时，MOS晶体管可能会被高电压电平所损坏。举例来说，在晶体管的栅极与源极/漏极之间的高电压差（即具有较大值的Vgs或Vgd）可导致栅极氧化层崩溃，且在MOS晶体管的源极与漏极之间的高电压差（即具有较大值的Vds）可导致击穿。因此，避免MOS晶体管的电压Vgs、Vgd、与Vds超过特定限值是很重要的。对于以28nm工艺来制造的MOS晶体管而言，电压Vgs、Vgd、与Vds应维持低于大约1.8V以避免上述损坏。

发明内容

因此，期望提供一种具有高电压容忍度的输出缓冲器，其能避免输出缓冲器的MOS晶体管受到具有高电压电平的外部信号的损坏。

本发明提供一种输出缓冲器。此输出缓冲器耦接用来提供第一供应电压的第一电压源，且根据输入信号于输出端产生输出信号。此输出缓冲器包括第一晶体管、第二晶体管、以及自偏压电路。第一晶体管具有控制电极、耦接输出端的输入电极、以及输出电极。第二晶体管具有控制电极、耦接第一晶体管的输出电极的输入电极、以及耦接参考电压的输出电极。自偏压电路耦接输出端以及第一晶体管的控制电极。当输出缓冲器没有接受第一供电电压时，自偏压电路根据输出信号来提供第一偏压至第一晶体管的控制电极与输入电极之间的电压差和控制电极与输出电极之间的电压差减少至低于预设电压。

本发明还提供一种输出缓冲器。此输出缓冲器耦接用来提供第一供应电压的第一电压源，且根据输入信号于输出端产生输出信号。此输出缓冲器包括第一晶体管、第二晶体管、第一二极管、第三晶体管、第四晶体管、以及自偏压电路。第一晶体管具有控制电极、耦接第一电压源的输入电极、以及输出电极。第二晶体管具有控制电极、耦接第一晶体管的输出电极的输入电极、以及输出电极。第一二极管具有耦接第二晶体管的输出电极的阳极以及耦接输出端的阴极。第三晶体管具有控制电极、耦接输出端的输入电极、以及输出电极。第四晶体管具有控制电极、耦接第一晶体管的输出电极的输入电极、以及耦接参考电压的输出电极。自偏压电路耦接输出端以及第三晶体管的控制电极。当输出缓冲器没有接受第一供电电压时，自偏压电路根据输出信号来提供第一偏压至该第三晶体管的控制电极，以将第三晶体管的控制电极与输入电极之间的电压差和控制电极与输出电极之间的电压差减少至低于预设电压。第一晶体管以及第二晶体管的控制电极根据输入信号而受控制。

附图说明

图1A表示根据本发明一实施例的在一输出端上的输入/输出缓冲器。

图1B表示根据本发明一实施例的输出缓冲器。

图2表示根据本发明另一实施例的输出缓冲器。

附图符号说明

1～输出缓冲器；

2～输入缓冲器；

10～自偏压电路；

11～偏压供应电路；

12～驱动电路；

D1、D1a～二极管；

GND～参考电压；

INT～反向器；

M1…M8～MOS晶体管；

M1a、M2a、M3a～MOS晶体管；

Ma、Mb、Mc～MOS晶体管；

N10…N15～节点；

VI～输入信号；

VO～输出信号；

VDD、VPP～电压源；

Vpp～供应电压；

Tout～输出端。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。