[发明专利]一种通过电流编程防止TSV过电镀的方法

说明书

技术领域

本发明涉及微电子技术领域一种制造或处理半导体或固体器件的方法, 具体涉及利用互连在器件中的分离元件间传输电流过程中使用的一种电镀方法。

背景技术

随着微电子技术的不断进步，集成电路的特征尺寸不断缩小，器件互连密度不断提高。同时用户对高性能、低耗电的要求不断提高。在这种情况下，靠进一步缩小互连线的线宽来提高性能的方式受到材料物理特性和设备工艺的限制，二维互连线的电阻电容（RC）延迟逐渐成为限制半导体芯片性能提高的瓶颈。硅穿孔（Through Silicon Via，简称TSV）工艺通过在晶圆中形成金属立柱，并配以金属凸点，可以实现晶圆(芯片)之间或芯片与基板间直接的三维互连，这样可以弥补传统半导体芯片二维布线的局限性。这种互连方式与传统的堆叠技术如键合技术相比具有三维方向堆叠密度大、封装后外形尺寸小等优点，从而大大提高芯片的速度并降低功耗。因此，TSV技术已经被广泛认为是继键合、载带焊和倒装芯片之后的第四代封装技术，将逐渐成为高密度封装领域的主流技术。

TSV是通过在芯片和芯片、晶圆和晶圆之间通过刻蚀、激光钻孔等方式制作垂直导通孔，然后在导通孔内通过电镀等方式沉积导电物质而实现互连的技术。目前，TSV垂直互连技术在微电子封装领域的运用已经越来越广泛，而通过电镀方式对TSV进行铜填充的技术是TSV制程中必不可少的工艺。现有技术中，电镀所采用的电流为恒定电流，随着添加剂分布等因素的影响，TSV电镀最后阶段会出现电镀速度爆发式增加，造成TSV过电镀(overmolding)现象，即TSV的导电金属端部凸出于晶圆表面，给后续的CMP（化学机械抛光）工艺造成巨大困难，增加CMP制程成本。申请号为201110443521.0的申请文件公开了一种通过增加电镀电流的供给时间的比例而将电镀金属快速填充到导孔中的技术，能防止空穴的产生，但对于在接近电镀结束时段容易产生的过电镀现象没有提及。

发明内容

本发明要解决的技术问题是提供一种克服上述TSV过电镀现象的工艺方法。

为实现上述目的，本发明的解决方案是，提供一种通过电流编程防止TSV过电镀的方法，包括以下步骤：

（1）在带有TSV 通孔的半导体衬底进行介质层沉积；

（2）在上述TSV 通孔内介质层的上面沉积一层金属种子层；

（3）将半导体衬底沉浸在电镀液里，通过可编程的电流控制器控制电镀的电流，进行TSV自底部到顶部的电镀；

在所述第3)步骤中，当电镀填充的导电金属占整个TSV高度达到一定比例时开始减小电流，防止过电镀的发生。

优选的，所述减小电流的方式是以线性的方式均匀减小或以某种曲线的方式减小。

优选的，当所述可编程的电流控制器的输出是一定占空比的方波电流时，所述减小电流的方式是控制占空比使其以线性的方式均匀减小或以某种曲线的方式减小。

上述导电金属占整个TSV高度达到一定比例的数值范围为60%~95%之间。

本发明对所述开始减小电流之前的电流控制方式不做限定，可以是恒定值、持续增加或波动式。

上述通过电流编程防止TSV过电镀的方法，与现有技术相比，具有的技术优势如下：

本发明在TSV填充至一定比例如60%～95%后，通过电流控制器来控制电流的大小可以实现TSV被电镀的导电金属填满而又不发生过电镀的状态，从而降低后续CMP工艺的难度，并降低制造成本。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是以线性的方式均匀减小电镀电流时的电流与时间关系的示意图。

图2是以某种曲线的方式均匀减小电镀电流时的电流与时间关系的示意图。

图3是以方波方式的电流控制电镀时，电流与时间关系的示意图。

具体实施方式

在电镀开始以前，先对带有TSV 通孔的半导体衬底进行介质层沉积工艺，之后在上述TSV 通孔内介质层的上面沉积一层金属种子层。将半导体衬底沉浸在电镀液里，通过可编程的电流控制器控制电镀的电流，进行TSV自底部到顶部的电镀。

图1中，电镀电流在T1点以前维持恒定，之后以线性的方式均匀减小，直至达到T2。导电金属达到TSV顶部，不产生过电镀。

图2给出了另一个实施例，即是以某种曲线的方式均匀减小电镀电流时的电流与时间关系的示意图。该曲线可以是某种函数曲线的一部分，包括但不限于平方二次函数等非线性函数。