[发明专利]提升MOSFET性能和NBTI的方法和结构有效
| 申请号： | 201310206600.9 | 申请日： | 2013-05-29 |
| 公开（公告）号： | CN103730370B | 公开（公告）日： | 2017-03-01 |
| 发明（设计）人： | 庄学理;陈柏年;吴伟成;杨宝如 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78;H01L29/10;H01L29/36 |
| 代理公司： | 北京德恒律治知识产权代理有限公司11409 | 代理人： | 章社杲,孙征 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 提升 mosfet 性能 nbti 方法 结构 | ||
1.一种形成p型场效晶体管（pFET）结构的方法，所述方法包括：
在半导体衬底上形成掩模层，所述掩模层包括开口，所述开口露出其中的所述半导体衬底的半导体区；
穿过所述掩模层的所述开口对所述半导体衬底执行n型掺杂物的离子注入，在所述半导体区内形成n型阱（n阱）；以及
穿过所述掩模层的所述开口对所述半导体衬底执行锗（Ge）沟道注入，在所述n阱中形成Ge沟道注入区。
2.根据权利要求1所述的方法，还包括：在所述半导体衬底内形成多个浅沟槽隔离（STI）部件，从而通过STI部件限定与其他半导体区分隔的半导体区。
3.根据权利要求1所述的方法，还包括：在形成所述n阱并且执行所述Ge沟道注入后，去除所述掩模层。
4.根据权利要求1所述的方法，还包括：
在所述半导体衬底上和所述半导体区内形成栅极堆叠件；以及
在所述n型阱内形成p型掺杂物的源极部件和漏极部件并且所述栅极堆叠件夹置在所述源极部件和所述漏极部件之间。
5.根据权利要求4所述的方法，其中，所述栅极堆叠件包括具有高k介电材料的栅极电介质和具有金属材料的栅电极。
6.根据权利要求4所述的方法，其中，通过先栅极工艺和后栅极工艺中的一种工艺形成所述栅极堆叠件。
7.根据权利要求1所述的方法，其中，所述掩模层包括选自由氧化硅、氮化硅、氮氧化硅和它们的组合所组成的组中的介电材料。
8.根据权利要求1所述的方法，其中，所述掩模层包括光刻胶材料。
9.一种方法，包括：
在半导体衬底内形成多个浅沟槽隔离（STI）部件，从而通过STI部件限定所述半导体衬底内与其他半导体区分隔的半导体区；
在所述半导体衬底上形成掩模层，图案化所述掩模层以形成露出所述半导体区的开口；
穿过所述掩模层的所述开口对所述半导体衬底执行n型掺杂物的第一离子注入，在所述半导体区内形成n型阱（n阱）；以及
穿过所述掩模层的所述开口对所述半导体衬底执行锗（Ge）的第二离子注入，在所述n阱内形成Ge沟道注入区。
10.一种p型场效晶体管（pFET）结构，包括：
具有n型掺杂物的n阱，形成在半导体衬底内；
沟道区，形成在所述n阱内；
栅极堆叠件，形成在所述沟道区上；
源极部件和漏极部件，形成在所述n阱内并且所述沟道区夹置在所述源极部件和所述漏极部件之间；以及
其中，所述沟道区包括原子浓度小于约3%的锗（Ge）。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310206600.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种圆锥盘导流式新型单流阀
- 下一篇：厨房混合水、净水二合一龙头
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
