[发明专利]半导体测试结构及测试方法

说明书

技术领域

本发明涉及半导体测试领域，特别涉及一种半导体测试结构及测试方法。背景技术

现有的半导体技术中，通常使用多层金属互连线结构使得各种器件电学连接，所述金属互连线之间利用绝缘性能良好的介质材料电隔离。多层金属互连线结构的可靠性测试对于整个IC制造工艺良率、产品性能和可靠性而言都是至关重要的，其中，与时间相关的介质击穿（Time dependent Dielectric Breakdown，TDDB）特性的可靠性测试为可靠性测试中极为重要的测试项目，与时间相关的介质击穿测试包括两种方式：恒定电压TDDB和斜坡电压TDDB，通过测试相应的击穿时间和击穿电压来表征相邻的金属互连线之间击穿特性。

在现有技术的一个实施例中，采用如图1所示的测试结构测试金属互连线之间介质击穿特性。在图1所示的测试结构中，第一梳状测试电极10和第二梳状测试电极20相对设置，且所述第一梳状测试电极10和第二梳状测试电极20的梳齿金属线交错相嵌，一条蛇形测试电极30将第一梳状测试电极10和第二梳状测试电极20的梳齿金属线相隔离，所述梳齿金属线与蛇形测试电极之间的间距是根据设计规则而设定的，即为当前设计规则所规定的互连线间的最小间距。在测试过程中，对所述蛇形测试电极30的一端施加斜坡测试电压，所述蛇形测试电极30的另一端浮空，并将第一梳状测试电极10和第二梳状测试电极20接地，测量所述两个梳状测试电极与蛇形测试电极间的漏电流，斜坡测试电压逐步增加，当漏电流陡然上升时，说明两个梳状测试电极与蛇形测试电极之间介质被击穿，所述使漏电流陡然上升的斜坡测试电压为两个梳状测试电极与蛇形测试电极之间的击穿电压。由于所述测试结构的蛇形测试电极30位于第一梳状测试电极10和第二梳状测试电极20之间，与实际集成电路中金属互连线的布图设计更为接近，使得所述击穿电压的测试结果与实际集成电路中相邻的金属互连线之间的击穿电压值相仿。但利用所述测试结构获得的测试结果仍不是很精确。

发明内容

本发明解决的问题是提供一种半导体测试结构及测试方法，可以进一步提高测试结果的精确性。

为解决上述问题，本发明提供一种半导体测试结构，包括：基底，位于所述基底表面的第一层间介质层；位于所述第一层间介质层表面的第一梳状测试电极和第二梳状测试电极，所述第一梳状测试电极和第二梳状测试电极相对设置且所述第一梳状测试电极和第二梳状测试电极的梳齿金属线交错相嵌；位于所述第一梳状测试电极和第二梳状测试电极之间的蛇形测试电极，所述蛇形测试电极将第一梳状测试电极和第二梳状测试电极的梳齿金属线相隔离，且所述蛇形测试电极与两侧的第一梳状测试电极、第二梳状测试电极电学隔离；所述蛇形测试电极的两端与第一测试端相连接，所述蛇形测试电极的中间位置与第二测试端相连接，且所述第一测试端和第二测试端相连接。

可选的，还包括：位于所述基底和第一层间介质层之间的第一金属层，位于第一金属层表面且贯穿第一层间介质层的第一导电插塞，所述蛇形测试电极位于第一导电插塞表面且所述第一导电插塞对应于蛇形测试电极的位置，与所述蛇形测试电极两端的第一导电插塞相连接的第一金属层作为第一测试端，与所述蛇形测试电极中间位置的第一导电插塞相连接的第一金属层作为第二测试端。

可选的，所述第一导电插塞与蛇形测试电极相接触的位置均匀分布于所述蛇形测试电极表面。

可选的，还包括：位于所述第一层间介质层表面的第二层间介质层，位于所述蛇形测试电极表面且贯穿所述第二层间介质层的第二导电插塞和位于所述第二导电插塞、第二层间介质层表面的第二金属层，所述第二导电插塞对应于蛇形测试电极的位置，与所述蛇形测试电极两端的第二导电插塞相连接的第二金属层作为第一测试端，与所述蛇形测试电极中间位置的第二导电插塞相连接的第二金属层作为第二测试端。

可选的，所述第二导电插塞与蛇形测试电极相接触的位置均匀分布于所述蛇形测试电极表面。

可选的，还包括：位于所述第一测试端、第二测试端之间的二极管，所述二极管的阳极与第一测试端相连接，所述二极管的阴极与第二测试端相连接。

可选的，所述第一梳状测试电极、第二梳状测试电极电学连接。

可选的，所述第一梳状测试电极、第二梳状测试电极和蛇形测试电极的材料为铜或铝。

可选的，所述第一梳状测试电极、第二梳状测试电极与蛇形测试电极之间的间距为当前设计规则所规定的互连线间的最小间距。