[发明专利]半导体测试结构及测试方法

权利要求书

1.一种半导体测试结构，其特征在于，包括：基底，位于所述基底表面的第一层间介质层；位于所述第一层间介质层表面的第一梳状测试电极和第二梳状测试电极，所述第一梳状测试电极和第二梳状测试电极相对设置且所述第一梳状测试电极和第二梳状测试电极的梳齿金属线交错相嵌；位于所述第一梳状测试电极和第二梳状测试电极之间的蛇形测试电极，所述蛇形测试电极将第一梳状测试电极和第二梳状测试电极的梳齿金属线相隔离，且所述蛇形测试电极与两侧的第一梳状测试电极、第二梳状测试电极电学隔离；所述蛇形测试电极的两端与第一测试端相连接，所述蛇形测试电极的中间位置与第二测试端相连接，且所述第一测试端和第二测试端相连接。

2.如权利要求1所述的半导体测试结构，其特征在于，还包括：位于所述基底和第一层间介质层之间的第一金属层，位于第一金属层表面且贯穿第一层间介质层的第一导电插塞，所述蛇形测试电极位于第一导电插塞表面且所述第一导电插塞对应于蛇形测试电极的位置，与所述蛇形测试电极两端的第一导电插塞相连接的第一金属层作为第一测试端，与所述蛇形测试电极中间位置的第一导电插塞相连接的第一金属层作为第二测试端。

3.如权利要求2所述的半导体测试结构，其特征在于，所述第一导电插塞与蛇形测试电极相接触的位置均匀分布于所述蛇形测试电极表面。

4.如权利要求1所述的半导体测试结构，其特征在于，还包括：位于所述第一层间介质层表面的第二层间介质层，位于所述蛇形测试电极表面且贯穿所述第二层间介质层的第二导电插塞和位于所述第二导电插塞、第二层间介质层表面的第二金属层，所述第二导电插塞对应于蛇形测试电极的位置，与所述蛇形测试电极两端的第二导电插塞相连接的第二金属层作为第一测试端，与所述蛇形测试电极中间位置的第二导电插塞相连接的第二金属层作为第二测试端。

5.如权利要求4所述的半导体测试结构，其特征在于，所述第二导电插塞与蛇形测试电极相接触的位置均匀分布于所述蛇形测试电极表面。

6.如权利要求1所述的半导体测试结构，其特征在于，还包括：位于所述第一测试端、第二测试端之间的二极管，所述二极管的阳极与第一测试端相连接，所述二极管的阴极与第二测试端相连接。

7.如权利要求1所述的半导体测试结构，其特征在于，所述第一梳状测试电极、第二梳状测试电极电学连接。

8.如权利要求1所述的半导体测试结构，其特征在于，所述第一梳状测试电极、第二梳状测试电极和蛇形测试电极的材料为铜或铝。

9.如权利要求1所述的半导体测试结构，其特征在于，所述第一梳状测试电极、第二梳状测试电极与蛇形测试电极之间的间距为当前设计规则所规定的互连线间的最小间距。

10.一种采用如权利要求1所述的半导体测试结构的测试方法，其特征在于，包括：

在所述第一测试端与第一梳状测试电极、第二梳状测试电极之间施加测试电压，对所述蛇形测试电极与两侧的第一梳状测试电极、第二梳状测试电极进行介质击穿测试。

11.如权利要求10所述的测试方法，其特征在于，所述介质击穿测试包括恒定电压与时间相关的介质击穿测试和斜坡电压与时间相关的介质击穿测试。

12.一种采用如权利要求6所述的半导体测试结构的测试方法，其特征在于，包括：

在所述第一测试端与第一梳状测试电极、第二梳状测试电极之间施加正的测试电压，使得二极管导通，对所述蛇形测试电极与两侧的第一梳状测试电极、第二梳状测试电极进行介质击穿测试；

在所述第一测试端与第一梳状测试电极、第二梳状测试电极之间施加负的测试电压，使得二极管截止，对所述蛇形测试电极与两侧的第一梳状测试电极、第二梳状测试电极进行介质击穿测试；

根据两次测试的测试结果判断在蛇形测试电极的各个位置电压相同对介质击穿测试的影响。

13.如权利要求12所述的测试方法，其特征在于，所述介质击穿测试包括：恒定电压与时间相关的介质击穿测试和斜坡电压与时间相关的介质击穿测试。