[发明专利]具有应变阱区的FinFET

权利要求书

1.一种器件，包括：

衬底；

位于所述衬底的一部分上方的隔离区；

位于所述隔离区之间的第一半导体区，所述第一半导体区具有第一传导带；

位于所述第一半导体区上方并与所述第一半导体区邻接的第二半导体区，其中，所述第二半导体区包括高于所述隔离区的顶面的上部以形成半导体鳍，所述半导体鳍具有拉伸应变并具有低于所述第一传导带的第二传导带；以及

位于所述半导体鳍的顶面和侧壁上方并与所述半导体鳍的顶面和侧壁邻接的第三半导体区，其中，所述第三半导体区具有比所述第二传导带高的第三传导带。

2.根据权利要求1所述的器件，还包括：

位于所述第三半导体区上方的栅极电介质；

位于所述栅极电介质上方的栅电极；以及

位于所述半导体鳍的相对侧上的源极区和漏极区。

3.根据权利要求1所述的器件，其中，所述第二半导体区的晶格常数比所述第一半导体区和所述第三半导体区的晶格常数小。

4.根据权利要求1所述的器件，其中，所述第一半导体区和所述第三半导体区包括硅锗，并且具有比所述第二半导体区的锗的原子百分比大的锗原子百分比。

5.一种器件，包括：

硅衬底；

延伸进所述硅衬底的一部分中的浅沟槽隔离(STI)区；

位于所述STI区之间并与所述STI区接触的第一硅锗(SiGe)区，其中，所述第一SiGe区具有第一锗原子百分比；

位于所述第一SiGe区上方的含硅区，所述含硅区的边缘与所述第一硅锗区的相应边缘垂直对准，其中，所述含硅区具有拉伸应变；

与所述含硅区的顶面和侧壁接触的第二SiGe区，所述第二SiGe区具有第二锗原子百分比，并且所述第一锗原子百分比和所述第二锗原子百分比高于所述含硅区的第三锗原子百分比；

位于所述第二SiGe区上方的栅极电介质；

位于所述栅极电介质上方的栅电极；以及

位于所述栅极电介质以及所述栅电极的相对侧上的源极区和漏极区。

6.根据权利要求5所述的器件，其中，所述含硅区基本不掺杂n型杂质，并且所述第二SiGe区包括：

与所述第二SiGe区的顶面和侧壁接触的第一部分；以及

位于所述第一部分上方的第二部分，所述第二部分的n型杂质浓度比所述第二SiGe区的第一部分的n型杂质浓度高。

7.一种方法，包括：

使衬底位于两个隔离区之间的部分凹陷以形成凹槽；

进行第一外延以在所述凹槽内生长第一半导体区，其中，所述第一半导体区是松散的；

进行第二外延以在所述凹槽内生长第二半导体区，其中，所述第二半导体区位于所述第一半导体区上方并与所述第一半导体区接触，所述第二半导体区具有拉伸应变；

进行平坦化以使所述第二半导体区的顶面和所述隔离区的顶面齐平；

使所述隔离区凹陷，位于所述隔离区上方的所述第二半导体区的上部形成半导体鳍；以及

进行第三外延以在所述半导体鳍的顶面和侧壁上生长第三半导体区，其中，所述第二半导体区的传导带低于所述第一半导体区和所述第三半导体区的传导带。

8.根据权利要求7所述的方法，还包括：

在所述半导体鳍上方形成栅极电介质；

在所述栅极电介质上方形成栅电极；以及

在所述半导体鳍的相对侧上形成源极区和漏极区。

9.根据权利要求7所述的方法，其中，所述第一半导体区和所述第三半导体区包括硅锗，并且所述第二半导体区包括硅，所述第二半导体区中的锗原子百分比小于所述第一半导体区和所述第三半导体区中的锗原子百分比。

10.根据权利要求7所述的方法，其中，所述第三外延包括：

生长所述第三半导体区的第一层，其中，基本没有n型杂质被添加在所述第三半导体区的第一层中；以及

在所述第三半导体区的第一层上方生长所述第三半导体区的第二层，其中，在所述第三半导体区的第二层中添加n型杂质。