[发明专利]半导体基板的高原结构成形方法

说明书

技术领域

本发明涉及一种半导体结构，特别涉及一种半导体基板的高原结构成形方法。

背景技术

目前，功率半导体芯片的高原（MESA）结构多采用一道掩膜工艺搭配低温混合酸蚀刻而形成。然而，此掩膜工艺需要特定设备与化学药剂，将导致制造成本提高与药剂回收的困扰。例如，掩膜的开发与耗用、光阻液与显影液与定影液的耗用、后续去光阻工艺的成本及黄光设备投资等。

采用混合酸做高原结构的深蚀刻时，由于混和酸等向蚀刻的特性必须考量其侧向蚀刻的作用来规划足够的芯片面积。再者，由于混合酸蚀刻会释放大量的热，蚀刻反应激烈将导致蚀刻均匀性极差。

因此，芯片设计必须放宽工艺宽度的要求来符合实际工艺的状况，造成芯片微型化的困难。

如图1A及图1B所示，以单沟槽式玻璃钝化整流二极管芯片（Glass Passivation Pellet；GPP）设计为例，掩膜宽度L1设计约为0.006英寸，即沟槽的开口宽度约为6mil，相当于约为152.4微米（micrometer），而蚀刻深度要求约为120微米至130微米。

然而，实际蚀刻的沟槽的开口宽度L2约为22mil（约为558.8微米），而沟槽深度约在118微米至141微米之间。扣除6mil（约152.4微米）的切割道外，保护层的宽度设计达到24mil（约为609.6微米）之多。若应用在50mil芯片上，切割道加上保护层就用去了30mil，相当于60%的比例，而导致实际工作的区域仅占整体芯片的40%。

因此，如何于半导体工艺中，有效地考量成本及品质，并使半导体具有良好的特性，是为本发明以及从事此相关行业的技术领域者亟欲改善的课题。

发明内容

有鉴于此，本发明的目的在于提出一种半导体基板的高原结构成形方法，有效地考量成本及品质，并使半导体具有良好的特性。

本发明提供的半导体基板的高原结构成形方法，包含：决定多个预定分裂线于半导体基板的表面上的布局，此些预定分裂线是用以分裂半导体基板成多个半导体芯片，并依据此些预定分裂线的布局决定多个预定切割位置，接着，决定预定切割深度，使预定切割深度大于半导体基板的半导体接面与半导体基板的表面之间的距离，最后，根据此些预定切割位置及预定切割深度，以刀具切割半导体基板的表面，而形成多个沟槽，及抛光此些沟槽的底部。

本发明的半导体基板利用预定分裂半导体芯片的预定分裂线布局沟槽的位置，再以切割刀重复切划半导体基板的表面而形成沟槽，因而沟槽得以产生较精准的开口宽度及深度。于此，相较于传统制造沟槽的方法是得以减少一道黄光工艺，并且，沟槽的开口及深度的精确度得以提升。其中，沟槽底部呈圆弧状而可减缓电场尖端效应（又称正角效应或集电场效应），以致使芯片得以承受较高的电压，而由于耐压的提升，进而可以省去半绝缘多晶硅（SIPOS）的工艺。

并且，于半导体基板产生沟槽后，以微蚀刻抛光沟槽底部，以致于无需使用大量或/及高强度的酸溶液，并沟槽底部抛光后可避免电场的尖端效应，因而可提升半导体的特性、得以降低成本，并减低处理酸溶液的化学物所带来的污染而同时保护环境。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A现有技术的高原结构的示意图；

图1B为图1A的高原结构的局部A放大图；

图2本发明一实施例的半导体基板的俯视图；

图2A为图2的半导体基板的局部110的放大图；

图2B为图2A中沿A-A’线的剖视图；

图3A本发明第一实施例的半导体基板的高原结构的示意图；

图3B为图3A中沿A-A’线的剖视图；

图4A本发明第二实施例的半导体基板的高原结构的示意图；

图4B为图4A中沿A-A’线的剖视图；

图5为图4B中局部B的放大图；

图6本发明的半导体基板的高原结构成形方法的流程图。

其中，附图标记

L1   宽度

L2   宽度

10   半导体基板

101  P+型层

102  N型层

103  N+型层

11   半导体芯片

12   沟槽

13   接面

14   接面

15   表面

110  局部

L    预定分裂线

D    预定切割深度

W    间距