[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及晶体管的形成方法。

背景技术

晶体管中，通常在栅极和源极、栅极和漏极之间形成有寄生电容。该寄生电容会影响晶体管的性能，例如，会影响晶体管的运行速度。因此，在晶体管中，希望栅极和源极、栅极和漏极之间形成的寄生电容越小越好。当晶体管用于某些器件（例如射频器件）时，对栅极和源极、栅极和漏极之间的寄生电容要求更加苛刻。

现有技术中的晶体管的形成方法，包括：

参考图1，提供衬底10；在该衬底10上形成栅极12；形成栅极12后，对衬底10进行离子注入形成轻掺杂漏区（LDD区，图中未示出LDD区）。

参考图2，接着在衬底10和栅极12表面依次沉积氧化硅层13和氮化硅层14。

参考图3，依次对氧化硅层13和氮化硅层14进行刻蚀形成包括里层氧化硅侧墙131和外层氮化硅侧墙141的侧墙。

参考图4，形成侧墙后，对侧墙两侧的衬底10进行离子注入形成源极15、漏极16。

参考图5，形成源极15和漏极16后，形成自对准金属硅化物阻挡块（Silicide area block，简称SAB）17，遮挡衬底10上不用形成金属硅化物的区域且暴露出栅极12、源极15和漏极16。

参考图6，在栅极12、源极15和漏极16上形成金属硅化物18，

之后，参考图7，形成材料为氧化硅的层间介质层19，覆盖衬底10以及其上形成的结构，接着对层间介质层19进行图形化，在层间介质层19中形成接触孔（contact），在接触孔中填充导电材料形成栅极接触插塞21、源极接触插塞20和漏极接触插塞22，分别与栅极12、源极15和漏极16电连接。

然而，现有技术中，形成的晶体管中的栅极12和源极15、栅极12和漏极16之间的寄生电容较大。

发明内容

本发明解决的问题是现有技术形成的晶体管中的栅极和源极、栅极和漏极之间的寄生电容较大。

为解决上述问题，本发明提供了一种晶体管的形成方法，包括：

提供衬底，在所述衬底上形成栅极；

在所述栅极的周围形成侧墙；

在所述侧墙两侧的衬底内进行离子注入，形成源极和漏极；

形成源极和漏极后，去除介电常数大于3.8的侧墙部分。

可选的，所述侧墙为氮化硅侧墙。

可选的，所述侧墙为双层结构，里层为氮化硅侧墙，外层为氧化硅侧墙；

在去除氮化硅侧墙之前，先去除氧化硅侧墙。

可选的，所述侧墙为三层结构，里层为氧化硅侧墙，中间层为氮化硅侧墙、外层为氧化硅侧墙；

在去除氮化硅侧墙之前，先去除外层的氧化硅侧墙。

可选的，采用磷酸溶液湿法腐蚀去除所述氮化硅侧墙。

可选的，采用氢氟酸溶液湿法腐蚀去除氧化硅侧墙。

可选的，形成源极和漏极的步骤之后，去除所述介电常数大于3.8的侧墙部分之前，还包括步骤：在所述栅极、源极和漏极的上表面形成金属硅化物。

可选的，去除所述介电常数大于等于3.8的侧墙后，形成层间介质层，覆盖所述衬底、剩余侧墙和所述栅极，所述层间介质层的材料为低K材料或者超低K材料。

可选的，所述层间介质层的材料为氧化硅。

与现有技术相比，本发明具有以下优点：

现有技术中，由于存在介电常数大于3.8的侧墙，从而使得栅极和源极、栅极和漏极之间的介质层的介电常数较高，本发明中，将介电常数大于3.8的侧墙去除，可以降低栅极和源极、栅极和漏极之间的介质层的介电常数，从而减小栅极和源极、栅极和漏极之间的侧壁电容，在交叠电容（栅极底部和源极重叠区域、栅极底部和漏极重叠区域的电容）不变的情况下，可以减小栅极和源极、栅极和漏极之间的寄生电容，提高晶体管的性能，当晶体管用于射频器件时，可以很好的改善射频器件的性能。

附图说明

图1～图7为现有技术中形成晶体管的方法的剖面结构示意图；

图8～图15为本发明具体实施例的形成晶体管的方法的剖面结构示意图。

具体实施方式

发明人对现有的晶体管的形成方法进行研究，发现栅极12和源极15、栅极12和漏极16之间的寄生电容较大的原因为：