[发明专利]用于具有多重电力领域的电路的静电放电保护设备有效
申请号: | 201310203757.6 | 申请日: | 2013-05-28 |
公开(公告)号: | CN103456720A | 公开(公告)日: | 2013-12-18 |
发明(设计)人: | 林盈彰;赖大伟 | 申请(专利权)人: | 新加坡商格罗方德半导体私人有限公司 |
主分类号: | H01L23/60 | 分类号: | H01L23/60;H01L29/78 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 新加坡*** | 国省代码: | 新加坡;SG |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 具有 多重 电力 领域 电路 静电 放电 保护 设备 | ||
技术领域
本揭示内容是有关于用于具有多重电力领域的电路的静电放电(ESD)保护设备。本揭示内容特别适用于利用先进技术(例如,28奈米(nm)以下的半导体制程)的电路的ESD保护设备。
背景技术
集成电路通常会包括多重电力领域。例如,设备可包含各自可与不同电力领域关连的输入/输出(I/O)电路及核心电路,例如,I/O电路可与高电压电力领域关连,核心电路可与低电压电力领域关连,等等。因此,讯号可由高电压电力领域行进到低电压电力领域。以ESD保护设计的观点视之,跨领域接口电路的最关键问题之一是低电压金属氧化物半导体场效晶体管(MOSFET)的栅极氧化物崩溃。由于整体栅极氧化物崩溃电压(VBD)随着技术推进而减少,例如,ESD接地栅极n型MOS(ggNMOS)的Vt1(例如,触发电压)与MOSFET栅极氧化物的VBD之间的余裕(margin)会迅速递减。
图1示意说明包含传统跨领域ESD保护方案的电路。如图所示,图1的电路包含连接至晶体管103及105的I/O输入端子101,晶体管103及105的漏极连接至晶体管107及109的栅极。此外,该电路包含设计路径111a(例如,通过箝制电路(clamp)117、接地导轨119及二极管121由电源导轨113至接地导轨115)及111b(例如,通过箝制电路117、接地导轨119、二极管121、接地导轨115及箝制电路125的寄生二极管由电源导轨113至电源导轨123)以致能ESD电流,例如,可各自由VDD1行进至VSS2以及由VDD1行进至VDD2。然而,有些ESD电流也可沿着路径127行进通过晶体管103而破坏晶体管109的栅极氧化物(例如,在由VDD1至VSS2的ESD轰击(zapping)下),以及沿着路径129行进通过晶体管103而破坏晶体管107的栅极氧化物(例如,在由VDD1至VDD2的ESD轰击下)。
图2示意说明传统跨领域ESD保护方案的问题的常见解决方案。如图所示,图2的电路包含与图1的电路类似的组件,例如晶体管201、203、205及207,电源导轨209及211(例如,VDD1与VDD2),接地导轨213及215(例如,VSS1与VSS2),箝制电路217及219,以及二极管221。为了克服某些与传统跨领域ESD保护方案有关的问题,图2的电路更包含电阻器223、二极管225及晶体管227(例如,接地栅极晶体管)。电阻器223减少晶体管205及207中的每一个的栅极与源极之间的压降,用以减少晶体管205及207因ESD事件(例如,ESD轰击)而造成栅极氧化物损坏的可能性。在由电源导轨209至电源导轨211的ESD事件(例如,由VDD1至VDD2的ESD轰击)期间,二极管225保护晶体管205(例如,PMOS晶体管)以防栅极氧化物崩溃。在由电源导轨209至接地导轨215的ESD事件(例如,由VDD1至VSS2的ESD轰击)期间,晶体管227保护晶体管207(例如,NMOS晶体管)以防栅极氧化物崩溃。
尽管图2的ESD保护方案可提高成熟技术的栅极氧化物保护,然而该方案仍有多个缺点。例如,虽然电阻器223减少晶体管205及207中的每一个的栅极与源极之间的压降,然而电路加入电阻器223对于高速I/O应用有负面影响。此外,在正常操作期间泄露可能通过二极管225发生(例如,VDD1在VDD2通电之前通电时可能发生泄露)。尽管可实现通电顺序(power-on sequence)以缓解泄露问题,然而此一解决方案妨碍与电路关连的弹性。此外,尽管当前技术添加晶体管227可保护晶体管207以防栅极氧化物崩溃,然而此一方法在更进一步的技术不会有效,因为,例如,晶体管227的Vt1与晶体管207的栅极氧化物的VBD之间几乎不存在任何余裕。
图3示意说明传统跨领域ESD保护方案的问题的另一解决方案。如图所示,图3的电路包含与图1的电路类似的组件,例如晶体管301、303、305及307,电源导轨309及311(例如,VDD1与VDD2),接地导轨313及315(例如,VSS1与VSS2),箝制电路317及319,以及二极管321。为了克服某些与图1及图2的ESD保护方案有关的问题,图3的电路包含电阻器323、325及327,晶体管329及331,以及源泵电阻器(source pump resistor)333及335。例如,添加源泵电阻器333及335可进一步减少晶体管305及307中的每一个的栅极与源极的电位差,同时包含电阻器327及晶体管329的结构可去除对于通电顺序的需要。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于新加坡商格罗方德半导体私人有限公司,未经新加坡商格罗方德半导体私人有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310203757.6/2.html,转载请声明来源钻瓜专利网。