[发明专利]嵌入式电子线路立体组装基板的方法

说明书

技术领域

本发明是关于在高密度多层电路基板上,采用微焊接和封装工艺将构成电路的各种半导体集成电路芯片或微型器件组装起来,形成高密度、高可靠的立体结构的立体组装电子产品板级立体组装基板。

背景技术

现代电子产品正朝着短、小、轻、薄和高可靠、高速度、高性能和低成本的方向发展,特别是机载、箭载和星载电子产品,以及便携式电子产品对体积、重量和可靠性的要求越来越苛刻,要求不断提高电路的组装与互连密度，实现电子产品的微型化、轻量化和高可靠,对电气互联结构及组装技术提出了更高的要求,因此,各类板级立体组装结构形式及互联新方法得到了广泛研究和应用。

板级立体组装结构形式从多个印制板采用垂直互联、侧板互联、凸点互联线缆互联等互联方式实现板与板的各种结构形式互联，逐步发展到在单个印制板上采用器件（包含带独立功能的小印制板组件）层叠、双面组装等各种结构实现印制板（指表面平整的各类印制板）表面的立体组装。

以上各类板级立体组装，均基于印制板正反两个安装表（平）面（也只有两个安装表面），采用多种互联手段实现印制板与元器件的立体组装。

但随着技术的进步和产品需求的不断拓宽，目前的各类立体组装结构形式和互联方法已经不能满足多样化的需求，小型化、多功能需求迫使印制板表面器件密度极高，已经严重影响产品实现；同时，目前的信号传输和信息处理要求，对配对使用的器件间信号传输路径长度及阻抗匹配要求极严，特别是系统需要的信号频率在数个GHz量级时，便无法通过较长的键合引线和电路板上过多的互联通路来实现，为了保持信号传输时序一致性和完整性，需要更短并且阻抗匹配的互联，因此，现有技术解决印制板内器件间信号传输时序性的方法，主要采用将配对的器件背靠背设计，（即设计在印制板相同位置的正反面），或将其布置在同一面，采用蛇形线来保证信号传输的路径距离一致和传输阻抗匹配，以保证传输信号的时序一致性。再者在常规印制板设计布线过程中有时为保障两芯片（器件）间信号传输的时序性，会特意延长部分信号的传输路径，但随着传输路径的延长又会影响高频响应、增大传输损耗。

发明内容

本发明的目的是针对目前印制板内器件间信号传输的时序性难以保证，以及高密度化后制造、组装难度大，容易被抄板导致技术保密不易实现的问题，提供一种新的设计结构形式和电气互联新方法，能提高互联组装密度，补充技术保密措施的嵌入式电子线路立体组装基板的方法。

为了实现本发明的上述目的，本发明提供的一种嵌入式电子线路立体组装基板的方法，其特征在于包括下列步骤：

a）在印制板制造过程中，将平面印制板设置为埋入嵌入式基板，设计面积和高度与布局器件大小、高度、印制板厚度匹配的空腔；

b）通过对印制板各层外形控制形成空腔，将薄、小、核心器件布局在印制板空腔内，先对需要埋入的器件通过表面贴装方式组装在空腔底面，或直接层压埋入印制板设计规划空腔位置，然后再进行层压，通过印制板内印制导线与基板外元器件互联，在埋入器件上方和下方，覆盖一定厚度的印制板基材，形成与普通印制板一样的外观；

c）印制板层压后，在埋入器件引脚位置通过打孔，采用印制板埋盲孔技术进行孔金属化实现互联；

d）对嵌入式基板表面元器件采用表面贴装、通孔插装技术，形成以嵌入式基板为载体的立体叠层组装结构。

本发明相比于现有技术具有如下有益效果：

本发明将元器件设计并埋入在印制板内，形成嵌入式基板，并在嵌入式基板上组装元器件，形成嵌入式基板内外器件叠层组装的立体结构形式，可以节省空间，实现产品小型化需求。在相同的面积范围内，由于将部分器件埋入印制板内，使得相同表面积的印制板可以布设更多的元器件，类同于进行了元器件的“堆叠”，从而缩小了面积，充分利用了空间，实现小型化。

本发明所采取的嵌入式基板作为立体组装基础形成立体结构形式，为解决印制板内器件间信号传输的时序性，提供了新的途径和方法。

本发明所采取的“嵌入式基板”立体结构形式，拓展了双面印制板的“面”。在一个印制板上，可以实现元器件的三“面”以至于四“面”（印制板一“面”，及可以组装一层元器件，如我们常说的单面印制板，即是只能在一面上组装元器件，双面印制板，即是在两个面均可以组装元器件）。

本发明所采取的嵌入式基板立体结构形式，拓展了电子产品技术保密途径，可以根据需要，将核心电路、核心器件通过埋入印制板方式进行“隐藏”，可以有效防止被抄板，避免技术泄露，从而实现技术保密。