[发明专利]一种半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及半导体器件的形成方法。

背景技术

在集成电路制备工艺发展到45纳米以下之后，短沟道效应对器件的影响越来越明显，抑制短沟道效应的方法之一就是制备具有超浅结的源漏延伸区，获得超浅结的方法主要有两个途径，一方面是预非晶化注入（Pre-amorphization Implantation,PAI）Ge或Si，结合超低能离子注入降低注入的射程；另一方面是控制注入后热退火时的热预算，使得杂质被激活的前提下热预算小，从而有效控制热扩散，获得超浅结。

在实际的生产过程中，一般先进行Ge的预非晶化注入，形成非晶层后再进行超低能注入，而为了获得足够的束流，注入时必须采用能量先加速后减速的模式，这样由于离子中性化的原因容易引入能量沾污，使得结深变大；另外，传统工艺中，为了节省热预算，源漏区、源漏延伸区、晕（Halo）区注入后的退火一般都是通过一步退火完成，这样实际上增加了源漏延伸区杂质激活的热预算，使得其结深变大。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，提供一种利于减小源漏延伸区结深的半导体器件的形成方法。

本发明提供了一种半导体器件的形成方法，包括：

提供衬底及其上的栅堆叠；

在所述栅堆叠的侧壁上形成伪侧墙，所述伪侧墙掺杂有N型或P型粒子；

进行源漏注入；

进行热退火，以形成源漏区，同时伪侧墙扩散形成源漏延伸区；

去除伪侧墙，并形成替代侧墙。

优选地，根据权利要求1所述的形成方法，其特征在于，所述伪侧墙为掺杂B或P的二氧化硅。

优选地，所述伪侧墙为掺B二氧化硅，其中B含量为5～20%；所述伪侧墙为掺P二氧化硅，其中P含量为5～20%。

优选地，形成伪侧墙时，采用化学气相沉积的方法进行沉积，温度为400～480℃。

优选地，采用尖峰退火进行热退火，退火的温度为1050～1150度，时间为5～30秒。

优选地，在进行源漏注入后、进行热退火之前，还进行halo注入。

本发明的半导体器件的形成方法，形成了具有N型或P型粒子的伪侧墙，在进行源漏注入之后，进行热退火，伪侧墙中的掺杂粒子扩散至衬底中形成源漏延伸区，由于其扩散速度慢，在满足源漏激活的热预算的情况下，不会加大源漏延伸区的结深。无需预非晶化注入，一次热预算完成源漏区及源漏延伸区的激活，工艺简单且集成度高。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1示出了根据本发明实施例的半导体器件的形成方法的流程图；

图2-图6示出了根据本发明实施例的半导体器件的各个形成阶段的截面示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

正如背景技术中的描述，为了减小源漏延伸区结深，本发明提供了一种半导体器件的形成方法，包括：提供衬底及其上的栅堆叠；在所述栅堆叠的侧壁上形成伪侧墙，所述伪侧墙掺杂有N型或P型粒子；进行源漏注入；进行热退火，以形成源漏区，同时伪侧墙扩散形成源漏延伸区；去除伪侧墙，并形成替代侧墙。该方法无需预非晶化注入，一次热预算完成源漏区及源漏延伸区的激活，不会加大源漏延伸区的结深，工艺简单且集成度高。

为了更好的理解本发明，以下将结合流程图1和本发明实施例的示意图对本发明的形成方法进行详细的描述。

在步骤S01，提供衬底100及其上的栅堆叠102，参考图2所示。

在本发明中，所述衬底100可以包括任何的半导体材料，例如单晶硅、多晶硅、非晶硅、锗、硅锗、碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其他化合物半导体，所述衬底200还可以为叠层半导体结构，例如Si/SiGe、绝缘体上硅（SOI）或绝缘体上硅锗（SGOI）。此处仅为示例，本发明并不限于此。