[发明专利]沟槽栅肖特基势垒二极管

权利要求书

1.一种沟槽肖特基二极管的结构，所述结构包括：

N型衬底[1]

N型外延区[2]，位于N型衬底上方

沟槽[3]，延伸至所述N型外延区[2]

P型外延[4]，衬于每个沟槽[3]侧壁和底部

多晶硅[6]，位于沟槽[3]中间，与P型外延[4]间有电介质隔离[5]

所述N型外延区[2]上方有层间膜[7]，并通过接触孔[8]、互连层[9]，与所述沟槽内的多晶硅[6]相连

2.根据权利要求1所述的电介质隔离层[5]，进一步包括：氧化物、氮化物、氮氧化物的单一膜层或组合膜层。

3.根据权利要求1所述的多晶硅[6]，其掺杂为N型。

4.根据权利要求1所述的结构，N型衬底的掺杂浓度要高于N型外延的浓度。

5.根据权利要求1所述的结构，其中，所述沟槽[3]延伸至所述N型外延区[2]，且终止于所述N型外延区[2]内。

6.根据权利要求1所述的结构，沟槽肖特基二极管包括一个或多个肖特基区，在肖特基区之间由沟槽隔离，且每个沟槽均由权利要求所述的P型外延、多晶硅和电介质构成。

7.根据权利要求6所述的结构，一个或多个肖特基区通过接触孔、互连层，与所述沟槽内的多晶硅相连。

8.根据权利要求1所述N型外延，其电阻率1～10欧姆，厚度小于20微米。

9.根据权利要求1所述层间膜，可以是BPSG(硼磷酸硅玻璃)，也可是BPSG和SiN的组合膜层；其中BPSG的厚度在5000～10000埃，SiN的厚度在1000～3000埃。

10.一种制造方法用来实现权利要求1所述的肖特基器件，其工艺步骤包括：

STEP1：在N型外延上通过热氧化方式，成长垫氧化层(200～500埃的SiO2层)。

STEP2：通过CVD方式在垫氧化层上方淀积氮化物层(Si3N4)，其厚度在500～2000埃。

STEP3：通过沟槽掩膜、光刻处理和使用磷酸进行湿法刻蚀，形成沟槽Hard mask(硬掩膜)窗口。

STEP4：对所述Hard mask窗口进行等离子方式的沟槽刻蚀，形成硅体内的多个平行沟槽。

STEP5：对所述的沟槽内，通过外延方式成长P型外延层。

STEP6：在所述P型外延成长后，通过CVD的方式淀积一层电介质。

STEP7：在所述的沟槽内电介质上方，淀积一层厚度在5000～12000埃的多晶硅。

STEP8：在硅表面通过CVD技术，淀积一层层间膜。

STEP9：在STEP8所述的层间膜上，通过接触孔掩膜，光刻和刻蚀，打开接触孔区域。

STEP10：通过任何可使用的所需预金属化清洗来清洗顶表面，在顶表面溅射金属，形成互连层。

STEP11：硅片的背面通过研磨方式进行减薄，同时通过溅射或蒸发的方式形成硅片背面的金属化；金属膜层的形成从硅表面至外，依次为铝、钛、镍、银。金属膜层形成后，在300～450度的惰性气

体中合金。

11.根据权利要求11所述的沟槽内，通过外延方式成长P型外延层，在成长过程中同时在外延设备的腔体内，通入氯化氢气体，在600～1000摄氏度的高温下完成边成长边刻蚀的外延成长过程，形成沟槽2侧壁和底部梯形的外延层。

12.根据权利要求11所述的P型外延成长后通过CVD方式淀积的一层电介质，其厚度大于1500埃。电介质可以是氧化物、氮化物、氮氧化物的单一膜层或组合膜层。

13.根据权利要求11所述的沟槽内电介质上方，淀积一层厚度在5000～12000埃的多晶硅。在多晶硅淀积同时在设备的腔体内通入磷烷，在600～1000摄氏度的高温下完成分解，实现对多晶硅的N型掺杂。

14.根据权利要求11所述的多晶硅淀积完成后，通过多晶硅回刻工艺，去除硅表面的多晶硅且完成对沟槽内的多晶硅填充步骤。