[发明专利]铝衬垫形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别是涉及一种铝衬垫形成方法。

背景技术

在半导体后段的钝化层(passivation layer)工艺中，需要一层图形化的铝衬垫(Al pad)结构，所述铝衬垫形成在金属互连层上端，作为测试电性连接和封装的引线端。

现有技术中的铝衬垫结构如图1所示。其中：半导体衬底100具有金属互连层；钝化层110位于所述半导体衬底100上，所述钝化层110一般由氧化硅、氮化硅、氮氧化硅等组成，作为防止半导体衬底100中金属扩散的阻挡层，所述钝化层110被蚀刻出一钝化层窗口111，所述钝化层窗口111露出所述钝化层110中的金属互连层；铝衬垫120位于所述钝化层110上，所述铝衬垫120通过所述钝化层窗口111与所述钝化层110中的金属互连层连接。然而，随着半导体工艺制程的发展，半导体工艺从130nm到45nm，甚至进步到28nm，后段的所述钝化层以及铝衬垫的厚度也发生了改变，所述铝衬垫从到甚至有产品铝衬垫厚度超过

现有技术一般采用PVD(物理气相衬垫)一步沉积法来沉积铝衬垫，因为考虑到铝衬垫的台阶覆盖能力，其环境温度一般会选择270℃左右的高温。但是，采用该方法得到的铝衬垫表面缺陷明显，如图2所示。并且，在如此高温环境中沉积铝衬垫后，晶圆(wafer)放置在室温环境中，因为温差原因，铝衬垫产生较大的应力，导致晶圆表面产生须状(whisker)缺陷，另外，铝衬垫表面whisker缺陷受衬底表面状况的影响也较大。Whisker缺陷的尺寸足够大时，会导致相邻铝衬垫短路；而且在后续金属化图形蚀刻工艺过程中，导致蚀刻不干净，形成如图3所示的残留，影响良率。图4为现有技术中的铝衬垫金属化刻蚀后表面须状缺陷的数量分布图，由图4可以看出，Whisker缺陷数量多且分布于整个wafer上，严重影响产品(product)的良率。因此，在沉积铝衬垫工艺时，减少whisker缺陷的数量是一个关键的工艺参数。

发明内容

本发明的目的在于，提供一种铝衬垫形成方法，能够避免或减少铝衬垫的缺陷，从而提高产品的良率。

为解决上述技术问题，本发明提供一种铝衬垫形成方法，包括将铝衬垫分至少两次沉积，其中，第一次沉积的温度低于第二次沉积的温度。

进一步的，所述铝衬垫形成方法包括：

提供半导体衬底；

进行第一次沉积，在所述半导体衬底上沉积第一铝层；

进行第二次沉积，在所述第一铝层上沉积第二铝层。

进一步的，所述第一次沉积和第二次沉积在不同的反应腔进行。

进一步的，所述第一铝层的厚度为铝衬垫的厚度的1/8～1/4。

进一步的，所述第一铝层的厚度

进一步的，所述第一次沉积的温度为100℃～220℃。

进一步的，所述第一次沉积的温度为200℃。

进一步的，所述第一次沉积的直流电功率为28千瓦～35千瓦。

进一步的，所述第二次沉积的温度为250℃～300℃。

进一步的，所述第二次沉积的温度为270℃。

进一步的，所述第二次沉积的直流电功率为20千瓦～25千瓦。

与现有技术相比，本发明提供的铝衬垫形成方法具有以下优点：

1、本发明提供的铝衬垫形成方法中，将铝衬垫分至少两次沉积，其中，第一次沉积的温度低于第二次沉积的温度，与现有技术相比，将铝衬垫分为至少两次沉积，第一次沉积在低温下生长薄的第一铝层，第二铝层在高温下生长，由于所述第一铝层生长的环境温度低，所以，所述第一铝层晶粒较小，表面平整，表面介质层也得到了有效的控制；在所述第二铝层高温环境下生长时，由于有了冷却缓冲时间，晶圆表面温度会下降，而且所述第一铝层介质表面平整，从而容易释放应力，减少了whisker缺陷，使得在后续的金属线图形形成过程中容易被蚀刻掉，从而避免或减少铝衬垫的缺陷，以提高产品的良率。

2、本发明提供的铝衬垫形成方法中，在低温生长所述第一铝层时，加大了靶材的直流电功率，溅射出来的铝离子具有较大的动能，从而实现了很好的钝化层台阶覆盖能力。

附图说明

图1为现有技术中的铝衬垫结构示意图；

图2为现有技术中的铝衬垫沉积后表面的扫面电子图片；

图3为现有技术中的铝衬垫金属化刻蚀后表面须状缺陷的扫面电子图片；

图4为现有技术中的铝衬垫金属化刻蚀后表面须状缺陷的数量分布图；

图5为本发明一实施例中铝衬垫形成方法的流程图；