[发明专利]晶体振荡器驱动放大器电路及相应的晶体振荡器电路

说明书

技术领域

本发明涉及半导体集成电路领域，特别涉及晶体振荡器电路技术领域，具体是指一种晶体振荡器驱动放大器电路及相应的晶体振荡器电路。

背景技术

现有的CMOS集成电路中晶体振荡器或陶瓷谐振器驱动电路多采用CMOS结构设计，采用反相器、或非门或者与非门等CMOS互补电路结构作为晶体振荡器的放大结构，具体请参阅图1a～1d所示。其中，大多采用CMOS放大结构来驱动晶体或陶瓷谐振器，这种CMOS放大结构的特征是振荡输入端口同时和CMOS放大结构中的PMOS管和NMOS管栅极相连，这种结构导致电路的最低工作电源电压不能低于PMOS和NMOS的开启电压之和，当电源电压低于PMOS管和NMOS管的开启电压之和，振荡器停振，电路停止工作。

这样的电路结构的明显缺点是起振电压和停振电压明显偏高，而当电源电压高的时候又会由于驱动能力过强导致发生自激，振荡器电路的振荡频率是外接晶体谐振频率的整数倍。比如在典型0.5μm CMOS工艺平台上电路的起振工作电压为1.8V左右，使电路不能工作在更低的电压；而当电源电压超过3.5V后谐振频率为455kHz的外接陶瓷谐振器可能会发生自激电路的振荡频率变为5.1MHz，导致电路功能错乱。

现有CMOS放大电路结构直流工作点随电源电压升高而线性升高，CMOS互补振荡器的最低工作电压约为NMOS管和PMOS管的阈值电压之和，即VTHP＋VTHN，典型的PMOS管阈值电压为0.7V～0.9V，典型的NMOS管的阈值电压为0.6V～0.8V，从而CMOS结构的放大器最低工作电压约为1.3V～1.7V。作为一个公知知识，MOS管的饱和电流为结构的放大电路中的驱动电流和MOS管的过驱动电压（V_gs－V_th）的平方成正比，随着电源电压升高，驱动电流迅速增大，极易驱动外接的谐振器工作在高次谐振频率上，导致电路功能错乱。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够明显拓宽CMOS集成电路的工作电压范围、可以延长电池的使用寿命、避免高压工作时振荡器发生谐振导致电路功能错乱、结构简单实用、工作性能稳定可靠、适用范围较为广泛的晶体振荡器驱动放大器电路及相应的晶体振荡器电路结构。

为了实现上述的目的，本发明的晶体振荡器驱动放大器电路及相应的晶体振荡器电路结构如下：

该晶体振荡器驱动放大器电路，其中，所述的放大器电路包括MOS管、反馈电阻模块和电流源，所述的MOS管的栅极与该放大器电路的输入端相连接，该MOS管的漏极与该放大器电路的输出端相连接，该MOS管的源极和衬底均接地，所述的反馈电阻模块跨接于所述的MOS管的栅极和漏极之间，且该MOS管的漏极通过所述的电流源与电源VDD相连接。

在本发明一实施例中，该晶体振荡器驱动放大器电路中的反馈电阻模块包括第一P沟道MOS管和第一N沟道MOS管。

在本发明一实施例中，所述的第一P沟道MOS管的栅极接地，该第一P沟道MOS管的源极与所述的放大器电路的输入端相连接，且该第一P沟道MOS管的漏极与所述的放大器电路的输出端相连接，所述的第一P沟道MOS管的衬底与电源VDD相连接。

在本发明一实施例中，所述的第一N沟道MOS管的栅极与电源VDD相连接，该第一N沟道MOS管的源极与所述的放大器电路的输入端相连接，且该第一N沟道MOS管的漏极与所述的放大器电路的输出端相连接，所述的第一N沟道MOS管的衬底接地。

在本发明一实施例中，该晶体振荡器驱动放大器电路中的电流源包括第二P沟道MOS管、第三P沟道MOS管、第四P沟道MOS管、第二N沟道MOS管、第三N沟道MOS管和电阻，所述的第二P沟道MOS管的源极和衬底均与所述的电源VDD相连接，该第二P沟道MOS管的栅极与漏极均与所述的第二N沟道MOS管的漏极相连接，且该第二P沟道MOS管的栅极分别与所述的第三P沟道MOS管的栅极、第四P沟道MOS管的栅极均相连接；所述的第三P沟道MOS管的源极和衬底均与所述的电源VDD相连接，该第三P沟道MOS管的漏极分别与所述的第三N沟道MOS管的漏极和栅极均相连接；所述的第四P沟道MOS管的源极和衬底均与所述的电源VDD相连接，该第四P沟道MOS管的漏极与所述的MOS管的漏极相连接；所述的第二N沟道MOS管的衬底接地，该第二N沟道MOS管的源极通过所述的电阻接地，该第二N沟道MOS管的栅极与所述的第三N沟道MOS管的栅极相连接；所述的第三N沟道MOS管的源极和衬底均接地。