[发明专利]半导体器件及其制造方法、集成电路以及超结半导体器件

说明书

技术领域

本申请涉及一种半导体器件及制造半导体器件的方法。 

背景技术

功率MOSFET（金属氧化物半导体场效应晶体管）是用于切换电源、逆变器装置等的高击穿电压半导体器件的实例。例如，这些MOSFET被构造为在低电阻负载下切换高电压，以具有非常小的切换和传导损耗，并因此在断开时要求小导通电阻（R_on）和高击穿电压。例如，功率MOSFET在断开时应该经得住几十至几百伏特的漏源极电压VDS。作为另一实例，功率MOSFET在大约10V至20V的栅源极电压下以低压降VDS传导可能高达几百安培的非常大的电流。 

为了满足不断增加的对小R_on和高击穿电压的要求，期望开发出新概念的半导体器件，例如竖直半导体器件。 

发明内容

根据半导体器件的一实施例，所述半导体器件包括半导体衬底，所述半导体衬底包括第一导电类型的第一区和第二导电类型的本体区，所述第一导电类型不同于所述第二导电类型。所述本体区设置在所述半导体衬底的第一表面的一侧上。所述半导体器件还包括布置在所述衬底的第一表面中的多个沟槽，所述沟槽在具有垂直于所述第一表面的分量的第一方向上 延伸。所述第二导电类型的掺杂部邻近所述沟槽的侧壁的下部。所述掺杂部通过接触区电耦接至所述本体区。所述半导体器件还包括设置在所述沟槽的上部中的栅电极。 

根据制造半导体器件的方法的一实施例，所述方法包括在半导体衬底的第一表面中形成多个沟槽。所述半导体衬底包括第一导电类型的第一区和第二导电类型的本体区，所述第一导电类型不同于所述第二导电类型。所述沟槽形成为在具有垂直于所述第一表面的分量的第一方向上延伸。所述方法还包括邻近所述沟槽的侧壁的下部形成第二导电类型的掺杂部。所述方法还包括使所述掺杂部通过接触区电耦接至所述本体区。所述方法还包括在所述沟槽的上部中形成栅电极。 

根据超结半导体器件的一实施例，所述超结半导体器件包括电荷补偿区。所述超结半导体器件还包括半导体衬底，所述半导体衬底包括第一表面和第二表面、邻近所述第一表面的源极区以及邻近所述第二表面的漏极区。所述超结半导体器件还包括位于所述半导体衬底的第一表面中的多个沟槽。所述超结半导体器件还包括位于所述源极区与所述漏极区之间的漂移区（drift zone）。所述超结半导体器件还包括邻近所述沟槽的下部的掺杂部。所述掺杂部和邻接所述掺杂部的所述漂移区的一部分是电荷补偿区的一部分。所述超结半导体器件还包括设置在所述沟槽中的栅电极。 

本领域技术人员在阅读了后面的详细描述并在查看了附图之后将认识到附加的特征和优点。 

附图说明

包括附图，以提供对本发明的实施例的进一步理解，并且附图并入且构成本申请的一部分。附图例示了本发明的实施例，并与说明书一起用于解释原理。由于参照后面的详细描述本发明的其它实施例和许多预期的优 点变得更好理解，因此将容易地意识到它们。附图中的元件不必相对于彼此成比例。相同的附图标记表示对应的相似部件。 

图1示出了根据一实施例的竖直半导体器件电路的透视图； 

图2包括图2a-2d，示出了根据一实施例的竖直半导体器件的各视图； 

图3包括图3a-3c，图4包括图4a-4c，图5包括图5a-5c，图6包括图6a-6c，图7包括图7a和7b，图8包括图8a-8c，图9包括图9a和9b，图10包括图10a和10b，图11包括图11a和11b，图12包括图12a-12c，图13包括图13a-13c，例示了用于形成竖直半导体器件的步骤；以及 

图14示出了例示制造半导体器件的方法的一个实施例的图示。 

具体实施方式

在下面的详细描述中将参考附图，这些附图形成本文的一部分并且其中通过例示的方式示出了可在其中实施本发明的特定实施例。在这方面，方向术语，诸如“顶部”、“底部”、“前方”、“后方”、“前面”、“后面”等，参照被描述的图的方向而使用。由于本发明的实施例中的部件可以几种不同的方向定位，因此方向术语用于例示而绝非限制的目的。应该理解的是，在不背离本发明的范围的情况下，可利用其他实施例，并且可作出结构或逻辑改变。因此，下面的详细描述并非以限制的意思提供，本发明的范围由所附权利要求限定。