[发明专利]半导体器件及其制造方法、集成电路以及超结半导体器件

权利要求书

1.一种半导体器件，所述半导体器件包括：

半导体衬底，所述半导体衬底包括第一导电类型的第一区和第二导电类型的本体区，所述第一导电类型不同于所述第二导电类型，所述本体区设置在所述半导体衬底的第一表面的一侧上；

多个沟槽，所述多个沟槽布置在所述衬底的所述第一表面中，所述沟槽在具有垂直于所述第一表面的分量的第一方向上延伸；

所述第二导电类型的掺杂部，所述掺杂部邻近所述沟槽的侧壁的下部，所述掺杂部通过接触区电耦接至所述本体区；以及

栅电极，所述栅电极设置在所述沟槽的上部中。

2.根据权利要求1所述的半导体器件，其中，所述第一区包括邻近所述掺杂部的漂移区。

3.根据权利要求1所述的半导体器件，其中，所述第二导电类型的所述掺杂部装衬每个所述沟槽的所述侧壁和底部。

4.根据权利要求1所述的半导体器件，其中，所述半导体器件为包括电荷补偿区的竖直超结器件，所述电荷补偿区由位于相邻沟槽的相对侧壁处的掺杂部和位于相邻沟槽之间的漂移区的一部分形成。

5.根据权利要求1所述的半导体器件，其中，所述沟槽的位于所述栅电极下方的部分填充有绝缘材料。

6.根据权利要求1所述的半导体器件，其中，邻近所述栅电极设置有通道区，所述通道区与所述栅电极电绝缘。

7.根据权利要求1所述的半导体器件，其中，所述沟槽还在与所述半导体衬底的所述第一表面平行的第二方向上延伸。

8.根据权利要求1所述的半导体器件，其中：

所述接触区掺杂有所述第二导电类型的杂质，所述接触区电耦接至所述本体区；并且

邻近所述沟槽的侧壁的一部分的所述掺杂部的区电耦接至所述接触区。

9.根据权利要求8所述的半导体器件，其中，所述接触区在与所述衬底的所述第一表面平行的第三方向上延伸，所述第三方向与所述第二方向相交。

10.根据权利要求1所述的半导体器件，其中，所述接触区为埋设在所述半导体衬底中且布置在所述本体区与所述掺杂区之间的半导体区。

11.根据权利要求10所述的半导体器件，其中，所述接触区的上部与所述本体区重叠，并且所述接触区的下部与所述掺杂部重叠。

12.根据权利要求1所述的半导体器件，其中，在所述本体区中设置有通道区，所述通道区邻接所述第一导电类型的所述第一区。

13.根据权利要求1所述的半导体器件，其中，所述栅电极的下侧设置在邻近所述沟槽的所述侧壁的下部的所述第二导电类型的所述掺杂部的上侧之上。

14.一种集成电路，所述集成电路包括根据权利要求1所述的半导体器件。

15.一种制造半导体器件的方法，所述方法包括：

在半导体衬底的第一表面中形成多个沟槽，所述半导体衬底包括第一导电类型的第一区和第二导电类型的本体区，所述第一导电类型不同于所述第二导电类型，使所述沟槽形成为在具有垂直于所述第一表面的分量的第一方向上延伸；

邻近所述沟槽的侧壁的下部形成所述第二导电类型的掺杂部；

使所述掺杂部通过接触区电耦接至所述本体区；以及

在所述沟槽的上部中形成栅电极。

16.根据权利要求15所述的方法，其中，使所述沟槽形成为还在与所述半导体衬底的所述第一表面平行的第二方向上延伸。

17.根据权利要求15所述的方法，其中，形成所述接触区包括：形成掺杂有所述第二导电类型的杂质以电耦接至所述本体区的区；以及使所述接触区形成为电耦接至邻近所述沟槽的侧壁的一部分的所述掺杂部的区。

18.根据权利要求17所述的方法，其中，使所述接触区形成为在与所述衬底的所述第一表面平行的第三方向上延伸，所述第三方向与所述第二方向相交。

19.根据权利要求18所述的方法，其中，使用在所述第三方向上延伸的条带掩模来形成所述接触区。

20.根据权利要求15所述的方法，其中，使用在所述第二方向上延伸的条带掩模来形成所述沟槽。