[发明专利]一种制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着微电子工艺进入深亚微米阶段后，为实现高密度、高性能的大规模集成电路，半导体器件之间的隔离工艺变得越来越重要。现有技术一般采用浅沟槽隔离技术(STI，Shallow Trench Isolation)来实现有源器件的隔离，如互补金属氧化物半导体（CMOS）器件中，NMOS(N型金属氧化物半导体)晶体管和PMOS(P型金属氧化物半导体)晶体管之间的隔离层均采用浅沟槽隔离技术工艺形成。

浅沟槽隔离技术已经逐渐取代了传统半导体器件制造所采用的如局部硅氧化法等其他隔离方法。浅沟槽隔离技术与其他隔离方法相比具有：可以获得较窄的半导体器件隔离宽度，从而提高其器件密度，还可以提升表面平坦度，因而可在光刻时有效控制最小线宽。然而，有源区域（AA，Active Area）顶部边角的圆滑程度与漏电流之间有很强的相关性，越是圆滑的边角，越容易阻止漏电流的产生。同时，有源区域顶部边角的圆滑程度对晶体管的性能有很大的影响，比如MOS管的双峰效应、反窄沟道效应等。因而如何使有源区域的顶部边角更加圆滑，改善浅沟槽隔离的电学性能表现，从而减少浅沟槽隔离的漏电，是半导体工艺中的一个重要问题。

现有技术中公开了一种制作半导体器件浅沟槽隔离的方法，如图1所示，为根据现有技术制作浅沟槽隔离结构的相关步骤所获得的器件的剖视图。在图1A中，在提供一具有源区的半导体衬底100，在所述半导体衬底100上采用热氧化法形成垫氧化层101，用化学气相沉积法在该垫氧化层101上形成垫氮化硅层102，在垫氮化硅层102上形成硬掩膜层103。在硬掩膜层103上形成电介质抗反射涂层（DARC）104，其材料为氮氧化硅，可以采用化学气沉积的方法制备电介质抗反射涂层，沉积形成电介质抗反射涂层的目的是为了降低垫氮化硅层的反射率，在电介质抗反射涂层104上形成图案化的光刻胶层105。

在图1B中，根据图案化的光刻胶层105依次刻蚀电介质抗反射涂层104、硬掩膜层103、垫氮化硅层102和垫氧化层101，然后，采用灰化工艺去除光刻胶层105、电介质抗反射涂层104和硬掩膜层103，以形成开口106，开口106在氮化硅层102和氧化层101上露出半导体衬底100。

在图1C中，根据开口106刻蚀半导体衬底100，以形成浅沟槽结构107。刻蚀半导体衬底100气体可以为溴化氢和三氟甲烷（CHF₃）的混合气体。接着，对浅沟槽107底部的边角进行圆化，进行圆化工艺采用的气体可以为溴化氢和氧气的混合气体。

为了使得粗糙的浅沟槽（浅沟槽107）侧壁变得平滑，即有源区域顶部的边角变得圆滑。采用沟道内侧壁隔离氧化（liner Oxidation）和pull-back（缩退）工艺以改善浅沟槽隔离的边角形状。

如图2所示，为根据现有技术改善浅沟槽隔离结构边角的相关步骤所获得的器件的剖视图。在图2A中，提供一具有浅沟槽200和有源区域（未示出）的硅片，在浅沟槽200的两侧形成有氧化层201和氮化硅层202。

在图2B中，用一掩膜层定义出需要被保护的区域，对不被保护的区域进行pull-back工艺以改善浅沟槽200的边角形状，可以采用磷酸溶液进行pull-back工艺。然后，去除所述掩膜层。

在图2C中，采用沟道内侧壁隔离氧化法在浅沟槽200中形成氧化硅层203，其厚度为110埃。

在图2D中，采用高密度等离子体化学气相沉积（HDP）的方法在浅沟槽200中填充满绝缘氧化层204。

在图2E中，采用平坦化工艺处理绝缘氧化层204，如采用化学机械研磨工艺，以露出氮化硅层。

在图2F中，去除氮化硅层202和部分的氧化层201，以形成具有浅沟槽隔离结构的硅片。

随着半导体工艺技术的不断升级换代，浅沟槽隔离的工艺方法也在不断地改进和发展，当大量的晶体管等器件集成到越来越小的芯片上的时候，需要浅沟槽隔离结构能很好的把每个微小的器件绝缘隔离，又不影响这些器件的工作特性。而事实上晶体管器件对浅沟槽隔离结构的形状非常敏感，尤其精密的晶体管对浅沟槽隔离结构的形状更加敏感，很容易产生窄宽效应。当有源区被加上一定的电压之后，在浅沟槽隔离结构的边角部分就会产生很强的区域电场，从而影响和改变相关晶体管等小器件的工作特性。

因此，提出了一种新的制作浅沟槽隔离结构的方法，从刻蚀工艺的角度来改善顶部边角的圆滑程度。

发明内容