[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种改进双大马士革工艺的方法。

背景技术

在半导体器件的后段制程（BEOL）中，通常采用双大马士革工艺形成半导体器件中的铜金属互连层，图1A-图1E示出了一种双大马士革工艺过程。

首先，如图1A所示，提供半导体衬底100，采用化学气相沉积工艺在半导体衬底100上依次形成蚀刻停止层101、低k介电层102、缓冲层103和硬掩膜层104。

在半导体衬底100上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指在BEOL之前形成的器件，在此并不对前端器件的具体结构进行限定。通常采用超低k介电材料构成低k介电层102，所述超低k介电材料是指介电常数（k值）小于2的介电材料。缓冲层103由自下而上依次堆叠的OMCTS（八甲基环化四硅氧烷）层103a和TEOS（正硅酸乙酯）层103b构成，TEOS层103b的作用是在后续研磨填充的铜互连金属时避免机械应力对超低k介电材料的多孔化结构造成损伤，OMCTS层103a的作用是作为超低k介电材料和TEOS之间的过渡材料层以增加二者之间的附着力。硬掩膜层104由自下而上依次堆叠的金属硬掩膜层104a和氧化物硬掩膜层104b构成，这种双层硬掩膜层的结构能够保证双重图形化或者多重图形化的工艺精度。

接着，如图1B所示，在硬掩膜层104中形成第一开口105，以露出下方的缓冲层103。所述第一开口105用作铜金属互连结构中的沟槽的图案，其可以包括多个具有不同特征尺寸的图形。

接着，如图1C所示，在缓冲层103和低k介电层102中形成第二开口106，所述第二开口106用作铜金属互连结构中的通孔的图案，其也可以包括多个具有不同特征尺寸的图形。

接着，如图1D所示，以硬掩膜层104为掩膜，执行一体化刻蚀（All-in-one Etch）工艺蚀刻缓冲层103和低k介电层102（即同步蚀刻缓冲层103和低k介电层102），以在低k介电层102中形成铜金属互连结构107。

接着，如图1E所示，采用干法蚀刻工艺蚀刻通过铜金属互连结构107露出的蚀刻停止层101，以使铜金属互连结构107与形成于半导体衬底100上的前端器件连通。然后，在铜金属互连结构107中填充铜金属之前，执行蚀刻后处理过程，以去除前述蚀刻过程所产生的残留物和杂质，保证后续沉积铜金属扩散阻挡层和铜金属种子层时二者的沉积质量。

所述蚀刻后处理过程是一步完成的，本领域技术人员通常采用常规的湿法清洗工艺实施所述蚀刻后处理。所述湿法清洗的清洗液为美国杜邦公司出品的EKC，其属于一种碱性物质，就其功能性组分而言，包括氧化剂、蚀刻剂、螯合剂、PH值调节剂、缓蚀剂和水。这种一步完成的蚀刻后处理过程存在下述缺陷：第一，EKC的优点是性质温和，去除前述蚀刻过程所产生的残留物和杂质时对低k介电层102基本不会造成损伤，但是，EKC对所述残留物中的聚合物的去除效果不是特别理想，由此造成铜金属互连结构107中的通孔部分在填充铜互连金属之后具有较高的接触电阻Rc，导致器件互连性能的下降；第二，在实施EKC清洗之后，采用去离子水冲洗以及烘干的方法仍然存在EKC残留的问题；第三，如果在实施EKC清洗之后，采用DHF（稀释的氢氟酸）实施二次清洗，则可以解决上述残留物中的聚合物的去除效果不理想的问题，同时可以将前述蚀刻过程对低k介电层102造成的损伤部分加以去除以恢复低k介电层102的固有介电常数，但是这并不能解决EKC残留的问题，残留的EKC和残留的DHF还会产生协同作用，对通过铜金属互连结构107连通的前端器件中的铜互连金属造成更严重的损伤，例如大于10nm厚度的铜互连金属的损失，进而引发潜在的铜金属互连结构107中的通孔部分的互连开路。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、低k介电层、缓冲层和硬掩膜层；在所述低k介电层中形成铜金属互连结构；去除通过所述铜金属互连结构露出的蚀刻停止层；分三步实施蚀刻后处理过程。

进一步，所述蚀刻后处理包括对所述半导体衬底执行第一湿法清洗的步骤，采用的清洗液为稀释的氢氟酸。

进一步，在所述第一湿法清洗之后，对所述半导体衬底执行第二湿法清洗，采用的清洗液为EKC。