[发明专利]具电磁干扰屏蔽的半导体封装体及其制造方法

说明书

技术领域

本发明涉及一种半导体封装，且特别是涉及一种晶片级封装结构及其制造方法。

背景技术

对于大部分的电子元件或系统而言，电磁干扰（Electro-magnetic interference,EMI）是一个严重且具有挑战性的问题。由于电磁干扰通常会中断、降低或是限制电子元件或是电子系统的所有电路的有效性能，因此，电子元件或系统需具有有效的电磁干扰防护以确保可有效且安全的运作。

电磁干扰防护对于小尺寸且高密度的封装体或是高频运作的敏感性电子元件特别地重要。现有技术中，电磁干扰的防护方式是使用一金属片，并随之在半导体封装体上贴附或固定此金属片。

发明内容

为解决上述问题，在本发明的一实施例包括一半导体封装体。半导体封装体包括一半导体芯片及配置在半导体芯片的一上表面上的一微结构件。半导体封装体还包括一导电件配置在半导体芯片的上表面上。导电件围绕微结构件而划分出微结构件的范围，且导电件形成一凹穴，而微结构件在凹穴中。半导体封装体还包括一屏蔽物配置在导电件、凹穴、微结构件上以提供微结构件电磁干扰屏蔽。

在本发明的另一实施例包括一半导体封装体。半导体封装体包括一半导体芯片及配置在半导体芯片的一上表面上的一微结构件。半导体封装体还包括一导电件配置在半导体芯片的上表面上，围绕微结构件而划分出微结构件的范围。半导体封装体还包括一屏蔽物在微结构件上以提供微结构件电磁干扰屏蔽。屏蔽物包括一第一厚度及一第二厚度。第一厚度位在覆盖第一微结构件及第二微结构件的区域，且第二厚度位在未覆盖第一微结构件及第二微结构件的区域，其中第一厚度小于第二厚度。

在本发明的又一实施例包括一种形成半导体封装体的方法。本方法包括提供一具有多个子单元的半导体晶片。本方法还包括设置至少一微结构件在各子单元。本方法还包括电连接微结构件与半导体晶片。本方法还包括形成多个导电件在半导体晶片上，各导体件环绕至少一微结构件且形成多个凹穴，且微结构件在凹穴中。本方法还包括配置一屏蔽物在导体件上以将微结构件封闭在凹穴内。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A是依照本发明的一实施例的多个半导体封装体的一阵列在晶片预分割形式的剖视图；

图1B是图1A中的椭圆1B的细部图；

图1C是图1A的多个半导体封装体的一阵列在设置屏蔽物之前的上视图；

图2A是依照本发明的另一实施例在预分割形式的阵列的多个半导体封装体的剖视图；

图2B是图2A的多个半导体封装体的一阵列在安装电磁干扰屏蔽之前的上视图；

图3A是依照本发明的其中一实施例的多个半导体封装体的一阵列在晶片预分割形式的剖视图；

图3B是图3A中其中一个半导体封装体的剖视图；

图4A是依照本发明的其中一实施例的多个半导体封装体的一阵列在晶片预分割形式的剖视图；

图4B是图4A中其中一个半导体封装体的剖视图。

符号说明

10、20、30、40、42：阵列

100、200、300、32、400、402：半导体封装体

101：接地垫

102：半导体晶片

102a、202a：上表面

102b、202b：下表面

102c、202c：周围

103：保护层

106：硅穿孔（TSV）结构

106a：金属插塞

106b：绝缘环

108：外部接触点

110：导电件

120、120a、120b：微结构件

125：电连接物

130：屏蔽物

130a：基层

130b：屏蔽层

132：凹穴

132a：第一凹穴

132b：第二凹穴

134：开口

220：半导体元件

220a：第一半导体元件

220b：第二半导体元件

具体实施方式

现在，将详细参照本发明的较佳实施例，此等较佳实施例的范例绘示于附图中。在附图及说明中，将尽可能使用相同的参考编号来表示相同或相似的部件。