[发明专利]闪存存储器的制备方法

说明书

技术领域

本发明属于半导体器件的制造领域，涉及一种闪存存储器的制备方法。

背景技术

快闪存储器（Flash Memory，简称闪存）是一种发展很快的非挥发性半导体存储器，它既具有半导体存储器读取速度快、存储容量大的优点，又克服了DRAM和SRAM那样切断电源便损失所存数据的缺陷。它与EPROM、EEPROM一样可以改写，又比它们容易改写且价格相对便宜。快闪存储器自从1988年由英特尔率先推出之后，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。同计算机硬盘比较，它不仅存取快，而且体小量轻、功耗底，还不易损坏。因此，快闪存储器具有其它广阔的应用领域，适用于高集成度、高性能、数据采集和保密以及断电仍然保留信息等多种场合。

典型的闪存存储器主要是由浮栅（Floating Gate）与控制栅（Control Gate）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层（Tunnel Oxide）相隔。

现有技术制备浮栅及控制栅中，首先对经过硬掩膜处理的衬底制备浅沟槽隔离2’以隔离出有源区1’，而后去除剩余硬掩膜以填充制备依次位于有源区1’上的隧穿氧化层3’及浮栅4’并进行平坦化处理，之后去除部分位于浮栅4’间的浅沟槽隔离2’形成凹槽5’（如图1所示），然后填充该凹槽5’的同时填充制备依次位于浮栅4’上的层间电介质和控制栅（未图示），其中，该凹槽5’底部距有源区1’沟道拐角的最短距离L（如图1所示）也是控制栅与有源区1’沟道拐角的最短距离L。

不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小，导致各个存储单元间的距离也越来越短，从而引发闪存存储器以下问题：

由于现有的平坦化工艺的局限性，例如化学机械抛光工艺（CMP）中控制精度的局限性，降低了制备闪存存储器中浮栅高度的一致性，又由于湿法腐蚀各向同性的特点，使得现有技术中采用纯湿法腐蚀浮栅间浅沟槽隔离结构形成的凹槽深度又是一致的，从而导致闪存存储器中各个存储单元的有源区沟道拐角至该凹槽底部（亦即控制栅）的最近距离L（如图1所示）不相一致，引发沟道拐角聚集大量空穴产生边缘聚集效应（edge coupling effect）形成高电场，又由于从设计角度而言，存储单元漏电流极限（cell drain current margin）成为限制Fowler-Nordheim (FN)擦除速度和降低存储单元沟道特性（degrading cell channel feature）的重要因素，从而在沟道拐角聚集的大量空穴导致闪存存储器擦除速度的降低，因此，降低闪存存储器擦除速度缘于各个存储单元的有源区沟道拐角至该凹槽底部（亦即控制栅）的最近距离L不相一致，另外，缘于循环操作中控制栅负压导致的应力诱导界面损伤对沟道特性造成的影响，甚至能导致器件失效；

同时，各个存储单元的有源区沟道拐角至该凹槽底部（亦即控制栅）的最近距离L不相一致，导致控制栅与浮栅之间的电容面积缩小，造成栅的耦合系数（gate coupling ratio）下降，在操作存储单元的时候，需要施加更大的电压才足够，操作电压的提高容易产生散热与噪声等问题，同时也会增加功率消耗这些情形对于存储器的稳定性与可靠性都十分不利。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器的制备方法，用于解决现有技术中存储单元的有源区沟道拐角至该控制栅的最近距离不相一致，引起存储单元的栅的耦合系数下降，导致额定漏电流（Drian current rating）较低，进一步降低闪存存储器擦除速度的问题。

为实现上述目的及其他相关目的，本发明提供一种闪存存储器的制备方法，所述制备方法在依次形成位于浮栅上的介质层和控制栅之前至少包括：

1）提供一半导体衬底，在所述半导体衬底中通过制备隔离结构以隔离出有源区，并在所述有源区上依次形成隧穿氧化层及浮栅，而后进行平坦化处理； 

2）对所述隔离结构进行湿法刻蚀，直至距所述浮栅表面第一深度处，在浮栅间形成沟槽以暴露出部分浮栅；

3）在步骤2）形成的结构表面形成氧化硅阻挡层；