[发明专利]闪存存储器的制备方法有效
| 申请号: | 201310180041.9 | 申请日: | 2013-05-15 |
| 公开(公告)号: | CN104157615B | 公开(公告)日: | 2017-03-22 |
| 发明(设计)人: | 张金霜;王成诚;仇圣棻 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L27/11521 | 分类号: | H01L27/11521;H01L21/762 |
| 代理公司: | 上海光华专利事务所31219 | 代理人: | 李仪萍 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 闪存 存储器 制备 方法 | ||
1.一种闪存存储器的制备方法,其特征在于,所述制备方法在依次形成位于浮栅上的介质层和控制栅之前至少包括:
1)提供一半导体衬底,在所述半导体衬底中通过制备隔离结构以隔离出有源区,并在所述有源区上依次形成隧穿氧化层及浮栅,而后进行平坦化处理;
2)对所述隔离结构进行湿法刻蚀,直至距所述浮栅表面第一深度处,在浮栅间形成沟槽以暴露出部分浮栅;
3)在步骤2)形成的结构表面形成氧化硅阻挡层;
4)对步骤3)形成的结构进行干法刻蚀,直至暴露出浮栅表面,并在所述浮栅之间的隔离结构中形成距浮栅表面第二深度且横截面为倒梯形的沟槽,此时,浮栅侧壁上仍保留有部分氧化硅阻挡层,其中,所述第二深度大于第一深度;
5)对所述步骤4)形成的结构继续进行湿法刻蚀,去除剩余的所述氧化硅阻挡层及部分隔离结构,直至该隔离结构的表面与有源区顶部的沟道拐角之间的最短距离为第一距离截止,以在所述浮栅之间的隔离结构中形成距浮栅表面第三深度的沟槽。
2.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述第一距离的范围为20~50nm。
3.根据权利要求1所述的闪存存储器的制备方法,其特征在于:第一深度与第三深度的比值范围是0.2~0.7。
4.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述氧化硅阻挡层的厚度范围为2.5~25nm。
5.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述第二深度与第一深度的差值范围是5~15nm。
6.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述隔离结构为浅沟槽隔离或绝缘介质隔离。
7.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述隔离结构的材料为氧化硅。
8.根据权利要求7所述的闪存存储器的制备方法,其特征在于:所述湿法刻蚀时采用氢卤酸或醋酸溶液,其中,所述氢卤酸至少包括氢氟酸或氢溴酸。
9.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述干法刻蚀至少包括反应离子刻蚀、感应耦合等离子体刻蚀或高浓度等离子体刻蚀。
10.根据权利要求1所述的闪存存储器的制备方法,其特征在于:所述半导体衬底材料可为硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310180041.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:MCOB LED封装结构
- 下一篇:一种增强金属铜与NDC界面结合强度的方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的





