[发明专利]使用减少数量间隔件形成以嵌埋半导体材料作为源极/漏极区的半导体设备的方法

说明书

技术领域

一般来说，本发明是关于复杂的半导体设备的制造，以及，更具体地，使用包含了减少的间隔件的新式工艺流程以形成半导体设备的各种方法。 

背景技术

先进集成电路（如中央处理器、储存设备、ASIC（特定应用集成电路）等及其类似者）需要根据特定的电路布局在给定的芯片面积中形成大量的电路组件。金属氧化物场效晶体管(MOSFETs or FETs)代表一种实质上决定集成电路的效能的电路组件的重要类型。FET(无论是NFET或PFET)典型为一种设备，其包括源极区、漏极区、位于源极区和漏极区之间的信道区，以及位于信道区上的栅极电极。栅极绝缘层位于栅极电极与将形成于基板中的信道区之间。与源极区和漏极区有电性接触，并且通过控制施加到栅极电极的电压控制通过FET的电流。若无施加到栅极电极的电压，那么就无电流通过设备(忽略不期望的漏电流，这是相对小的)。然而，当施加适当的电压到栅极电极时，信道区变成导电性，以及电流被允许通过导电性信道区流过源极区和漏极区之间。传统上，FET一直是实质上平面的设备，但类似的操作原则适用于更多三维FET结构，和通常称为鳍式场效晶体管（FinFET）的设备。 

晶体管的形成通常包含进行一个或多个离子植入工艺以形成各种掺杂区于基板中，如晕植入区、延伸植入区和深源极/漏极植入区。在许多的情况下，一个或多个间隔件是形成相邻于栅极电极结构以利控制各种植入区的位置。通常情况下，这些间隔件是由氮化硅制成以促进加工。更具体地，往往是选择氮化硅，因为它相对于硅基板和下方二氧化硅衬垫层（当氮化硅被移除时，通常作为蚀刻停止层）可以很 容易地被蚀刻，从而被移除。 

图1A到图1G描绘一个用于形成半导体设备100的示范性的背景技术的工艺流程，该半导体设备100使用示范性的氮化硅间隔件的组合而包括示范性PFET晶体管100P和示范性NFET晶体管100N。如图1A中所示，工艺开始于在被示范性浅沟槽隔离结构12所分开的基板10区中和上的PFET晶体管100P和NFET晶体管100N形成示范性栅极结构14。栅极结构14一般包括栅极绝缘层14A和一个或多个导电性栅极电极层14B。由如氮化硅材料制成的栅极帽盖层16形成于栅极结构14之上。也描绘于图1A中为示范性衬垫层18，由具有约3至5纳米厚度的如二氧化硅的材料所制成，其共形地（conformally）沉积在设备100上。描绘此处的栅极结构14是意图在本质上为示意性和代表性的，因为使用在栅极结构14的建构材料对比于NFET晶体管100N来说是不同于PFET晶体管100P的，例如PFET晶体管100P可具有多个导电性金属层等。栅极绝缘层14A可包括各种材料，如二氧化硅、氮氧化硅、高介电常数（介电常数值大于10）绝缘材料。栅极电极层14B可包括一个或多个导电性材料层，如多晶硅、金属...等。描绘于图1A的结构可通过进行各种己知技术而形成。例如，构成栅极绝缘层14A、栅极电极层14B和栅极帽盖层16的材料层可毯覆式地沉积于基板10之上，以及，之后通过图案化掩模层（未图标）进行一个或多个蚀刻工艺以定义描绘于图1A的基本结构。之后，执行共形沉积工艺以形成衬垫层18。 

图1B描绘在已进行数道工艺操作后的设备100。更具体地，针对PFET晶体管100P和NFET晶体管100N二者，具有基部宽度约5-10纳米的示范性第一侧壁间隔件20（例如，氮化硅）是形成于相邻于衬垫层18。第一间隔件20可通过沉积一层间隔件材料然后进行非等向性蚀刻工艺而形成。氧化物衬垫层18的曝露水平部分在间隔件20形成后被移除。接着，掩模层（未图标），如光阻掩模，是形成为覆盖NFET晶体管100N和曝露PFET晶体管100P以提供进一步加工。然后，对曝露的PFET晶体管100P进行一个或多个离子植入工艺以形成在基板10中的各种掺杂区。更具体地说，在图1B描绘的要点处，可使用N型掺杂物材料进行成角度的离子植入工艺以形成所谓的晕植入区21P 于基板10中以提供给PFET晶体管100P，以及可使用P型掺杂物材料进行另一垂直离子植入工艺以形成延伸植入区23P以提供给PFET晶体管100P。此后，非常快速的退火工艺，如雷射退火工艺，可在温度约1250℃下进行约10毫秒左右以在隶属于上述讨论的离子植入工艺中的区域修复损坏的基板10的晶格结构。植入区21P、23P是示意性地描绘，而它们位于它们在退火工艺进行后，一些植入的掺杂物材料的迁移可能己发生的位置。