[发明专利]使用减少数量间隔件形成以嵌埋半导体材料作为源极/漏极区的半导体设备的方法

权利要求书

1.一种方法，包括：

形成用于第一晶体管的栅极结构与用于第二晶体管的栅极结构在半导体基板之上；

形成衬垫层于用于该第一和第二晶体管的该等栅极结构与该半导体基板之上；

进行多个延伸离子植入工艺通过该衬垫层，以形成延伸植入区于用于该第一晶体管和该第二晶体管的该基板中；

形成接近于用于该第一晶体管的该栅极结构的第一侧壁间隔件，及在位于该第二晶体管之上的图案化硬掩模层；

进行至少一道蚀刻工艺，以移除至少位于相邻于该第一晶体管的该栅极结构的该第一侧壁间隔件、位于该第二晶体管之上的该图案化硬掩模层以及该衬垫层；

在进行该至少一道蚀刻工艺后，形成接近于该第一晶体管的该栅极结构和该第二晶体管的该栅极结构二者的第二侧壁间隔件；以及

该第二侧壁间隔件在适当位置时，进行多个源极/漏极离子植入工艺，以形成深源极/漏极植入区于用于该第一晶体管和该第二晶体管的该基板中。

2.根据权利要求1所述的方法，其中，该第一晶体管是PFET晶体管及该第二晶体管是NFET晶体管。

3.根据权利要求1所述的方法，其中，该第一晶体管是NFET晶体管及该第二晶体管是PFET晶体管。

4.根据权利要求1所述的方法，还包括进行至少一道加热工艺，以活化在该延伸离子植入工艺期间被植入的掺杂物及活化在该源极/漏极离子植入工艺期间被植入的掺杂物。

5.根据权利要求1所述的方法，其中，该第一和第二侧壁间隔件包括氮化硅，及该衬垫层包括二氧化硅。

6.根据权利要求1所述的方法，还包括进行多个晕离子植入工艺通过该衬垫层，以形成晕植入区于用于该第一晶体管和该第二晶体管的该基板中。

7.根据权利要求6所述的方法，其中，针对该第一晶体管和该第二晶体管的每一个，是在进行该延伸离子植入工艺之前进行该晕离子植入工艺。

8.根据权利要求6项所述的方法，其中，针对该第一晶体管和该第二晶体管的每一个，是在进行该延伸离子植入工艺之后进行该晕离子植入工艺。

9.根据权利要求1所述的方法，其中，在进行该至少一个蚀刻工艺之前，该方法还包括进行磊晶沉积工艺，以形成接近于该第一或第二晶体管的其中一个的栅极结构的硅/锗材料或硅/碳材料。

10.根据权利要求9所述的方法，其中，在进行该磊晶沉积工艺之前，该方法还包括形成多个空腔于接近于该第一晶体管和该第二晶体管的其中一个的栅极结构的该基板中。

11.根据权利要求1所述的方法，其中，该第一侧壁间隔件具有小于该第二侧壁间隔件的基部宽度的基部宽度。

12.一种方法，包括：

于半导体基板之上形成用于PFET晶体管的栅极结构及用于NFET晶体管的栅极结构；

形成衬垫层于该栅极结构和该半导体基板之上；

进行多个延伸离子植入工艺通过该衬垫层，以形成延伸植入区于用于该PFET晶体管和该NFET晶体管的该基板中；

形成接近于该PFET晶体管的该栅极结构的第一侧壁间隔件，及位于在该NFET晶体管之上的图案化硬掩模层，其中该第一侧壁间隔件具有基部宽度；

进行磊晶沉积工艺以形成接近于该PFET晶体管的该栅极结构的硅/锗材料或硅/碳材料；

在进行该磊晶沉积工艺后，进行至少一道蚀刻工艺，以移除至少位于相邻于该PFET晶体管的该栅极结构的该第一侧壁间隔件、位于该NFET晶体管之上的该图案化硬掩模层及该衬垫层；

在进行该至少一道蚀刻工艺后，形成接近于该PFET晶体管的该栅极结构和该NFET晶体管的该栅极结构二者的第二侧壁间隔件，其中，该第二侧壁间隔件具有大于该第一侧壁间隔件的该基部宽度的基部宽度；以及

该第二侧壁间隔件在适当位置时，进行多个源极/漏极离子植入工艺，以形成深源极/漏极植入区于用于该PFET晶体管和该NFET晶体管的该基板中。

13.根据权利要求12所述的方法，还包括进行至少一道加热工艺，以活化在该延伸离子植入工艺期间被植入的掺杂物及活化在该源极/漏极离子植入工艺期间被植入的掺杂物。

14.根据权利要求12所述的方法，其中，该第一侧壁间隔件和该第二侧壁间隔件包括氮化硅，及该衬垫层包括二氧化硅。